Stato DIRAC L. Morescalchi, E. Pedreschi, F.Spinella.

Presentazione sul tema: "Stato DIRAC L. Morescalchi, E. Pedreschi, F.Spinella."— Transcript della presentazione:

1 Stato DIRAC L. Morescalchi, E. Pedreschi, F.Spinella

2 Stato DIRAC: Nel corso del 2018 e 2019 abbiamo fatto molti test di qualifica: ENEA Calliope TID 12/2018 INFN LASA B 12/2018 ENEA Calliope TID 4/2019 HZDR TID (locale) 5/2019 I risultati sono stati/saranno presentati al meeting dell’integrazione. Tutti i componenti necessari per il DIRAC V2 sono adesso qualificati fino a 35 Krad (richiesti 12) Il nuovo DCDC converter muore a 35 Krad ma fino a quel momento ha Vout stabile !!!! Per motivi vari e’ stato testato 4 volte …

3 Stato DIRAC Il DIRAC V1 e’ sotto test da oltre 1 anno, il firmware acquisisce 20 canali a 200 MHz come da specifica. Readout su un canale lento e non su fibra perche’ le specifiche sono cambiate. L’FPGA del DIRAC V1 (microsemi smartfusion 2) si rompe con estrema facilita’ durante le riprogrammazioni. Sostituite nel tempo oltre 10 volte. Il motivo non e’ chiaro, forse e’ dovuto a problemi di massa del power supply che utilizziamo, forse a problemi nel lotto acquistato. La Microsemi sta collaborando, abbiamo spedito le fpga rotte a Taiwan per reverse engineering, ci faranno sapere. Il DRAC V1 (tracker) utilizza la stessa FPGA e lo stesso schema di programmazione e non hanno problemi (quindi o lotto o power supply o pc+programmatore …)

4 Stato DIRAC Ad ogni modo DIRAC V2 utilizza una FPGA diversa : Polarfire, quindi il problema precedente ha un interesse relativo. Elena ha lavorato molto sul progetto del DIRAC V2 che e’ terminato. Alla fine tutta la parte «analogica» e’ identica alla V1, compreso il piazzamento. La parte digitale e power e’ invece molto diversa. Lo sbroglio sara’ fatto al CERN. Abbiamo atteso a dare il via la qualifica a HZDR (5/2019) dei componenti. Dovremmo avere i prototipi in tempi brevi (ordini fatti a fine 2018) Elena ha gia’ pronto lo scheletro del firmware per la V2 (abbastanza diverso da V1), processore ARM gia’ sintetizzato Luca sta preparando un setup one-channel (hardware + firmware) per verificare sul campo la compatibilita’ tra l’ADC e la Polarfire (molto diverso rispetto a V1), non ci attendiamo sorprese.

5 Stato DIRAC In Aprile abbiamo organizzato a LNF un secondo slice test, con DIRAC V1. La parte analogica + ADC sono identiche a V2, quindi la forma del segnale e’ realistica, non si vedono le riflessioni che avevamo visto a Pisa. Buoni risultati, fatte prove con 2 FEE V3 per la prima volta (a Pisa abbiamo 1 FEE V2) Iniettato carica tramite impulsatore o Sipm + laser o sipm + cristallo + cosmici. Vedi presentazioni di Luca e Raffaella al prossimo meeting del calorimetro. Ci sembra di capire che volendo lasciare il gain del Sipm al valore nominale e data la dinamica dell’ADC, non modificabile, bisognerebbe abbassare il guadagno del FEE di un fattore 2.