Novita’ FTK da luglio P. Giannetti per il gruppo FTK Review Amchip - lieve cambiamento alla schedule Il problema del cooling ed I tests a punto 1 Test.

Presentazione sul tema: "Novita’ FTK da luglio P. Giannetti per il gruppo FTK Review Amchip - lieve cambiamento alla schedule Il problema del cooling ed I tests a punto 1 Test."— Transcript della presentazione:

1 Novita’ FTK da luglio P. Giannetti per il gruppo FTK Review Amchip - lieve cambiamento alla schedule Il problema del cooling ed I tests a punto 1 Test miniasic e ordini di AMchip05 Le schede FTK nel TDR del TDAQ Richieste e responsabilita’

2 Review cooling @point 1 Review AMchip Review Boards TDR schedule MOU schedule

3 AMCHIP status MiniAsic - ongoing tests at Milan – Silicon Creation Serializer/Deserializer OK Design of AMchip05 (LPNHE-MI-LNF-PI-) advanced – Submission during october Design of AMchip06 expected for spring 2014 – as early as possible to maintain the commissioning milestone BGA package common to AMchip05 & 06 defined – Amchip05 order started PACKAGE ASE DESIGN 2 Gb/s data transfer

4 SETUP for COOLING TESTs at Point 1 Responsabile A. Lanza (PAVIA)

5 BOARDS

6 FTK_IM prototype compatible with DF via FMC connector. Problem with power generator solved (changed component) Output to DF tested up to 400 MHz (design) for some lines. New requirement from DF: more lines at 400MHz required → new version needed FRASCATI / WASEDA

7 La nuova scheda AMBSLP just arrived – under test XILINX ARTIX 7 in place of SPARTAN 6 Smaller LAMBS → normal shape High Density connectors NO PARALLEL BUSES ONLY SERIAL LINK CONNECTIONS

8 miniLAMBSLP and LAMBSLP miniLAMBSLP LAMBSLP READY to order QFN64 BGA 23x23

9 HW is OK but…. TDAQ - TDR….. I samples dalla produzione ufficiale di ATLAS per rifare I plots di FTK con IBL incluso nella simulazione non sono ancora disponibili. Integrazione con il sistema di produzione ha richiesto lavoro addizionale ed imprevisto, sample di calibrazione del sistema arrivati con 1 mese di ritardo Esiste il capitolo 8 pronto su FTK, ma I plot sono vuoti → non possiamo essere sicuri di riuscire ad ordinare AMchip06 nel 2013 se approvazione FTK ritarda - proponiamo di spostare i fondi (200 keuro) al 2014

10 Richieste SBLOCCO SJ 2013 : solo 5 k€ su Pisa (non core) per completare miniLAMB e LAMBSLP PER IL 2014: FRASCATI : Produzione mezzanine FTK_IM -> 135 keuro; CPU ATCA (non core) 7 keuro. PISA : schede e chips per 20 AMBSLPs -> 30 Pisa + 10 keuro SJ di contingenza. MILANO : 1.AMchip06 MLM masks 200 keuro (I 195 keuro recuperati dal 2013 + 5) 2.tests AMchips alla Microtest 50 keuro + 50 SJ alla definizione finale del costo. PAVIA : consumo per test di raffreddamento e sviluppo del controllo del power supply: 5 keuro TOT = [135 + 30 + 250] core + [7+5] (not core) = 415 k€ (core) + 12 k€ (non core) + 60 k€ SJ

11 FTK team organization Deputy Project Manager - P. Giannetti (Pisa) Task LeadersHardware FTK_IM - M. Beretta (Frascati) AMBoard - M. Piendibene (Pisa) LAMB – P. Giannetti (Pisa) AMBoard and LAMB firmware - D. Magalotti (Perugia) AM chip - A. Stabile (Milan), System Integration Tests & board integration in the Vertical Slice - M. Piendibene (PI) DAQ integration: Vertical Slice/Demonstrator - A. Annovi (Frascati) Rack integration including power supplies, cooling, & safety - A. Lanza (Pavia) Interface to level-2 - A. Negri (Pavia), A. Annovi (Frascati) FTK simulation - G. Volpi (LNF) RESPONSABILITA’ ITALIANE IN FTK THIS IS THE PAST: project leader will be voted and will nominate all the others

12 Conclusions Hardware development is ok The collaboration is strong with new important entries Simulation and performance studies with IBL accumulated a significant delay

13 "Test AMchip05 completo" milestone di fine giugno "Completa integrazione AMBSLP in FTK con AMchip05" milestone di dicembre. MILESTONES

14 14 AMchip05 design

15 15 Changes in LOGIC (LPNHE-Milan): o SERDES I/O @ 16 bits (2 DC) (AMchip04 was 15 bits 3 DC. Internally it's always 18 bits with configurable DC) o Two pattern inputs one pattern output (merge of pattern streams) o 1-layer match threshold (other thresholds: never, 8, 7, 6, always) o double width mode (4 bus - 32 bit) o optional continuous readout mode (AMchip04 was event based only) Change for implementation of design o Majority inside pattern becomes full custom (MILAN) o New Low Power full custom cell for pattern (LNF) New features wrt AMchip04 Milan

16 Not USA responsabilities cost sharing – 2014 -2017 – TDR status 16 ITALIA core 2013: = 220 keuro AMchip06 ITALIA core 2014: 135 (FTK_IM)+ 30 (AMBSLP) + 120 (tests parzialmente SJ) = 285 keuro ITALIA core 2015: 80 (AMBSLP)+200 wafers = 280 keuro ITALIS core 2016-2017: = 390 keuro AMBSLP + qualche spesa piccola non-core

17