SCHEDA INFORMATIVA DI UNITÀ. Introduzione Applicazione della gerarchia di memoria –Memoria cache fra la CPU e la memoria centrale Il processore vedrà.

Presentazione sul tema: "SCHEDA INFORMATIVA DI UNITÀ. Introduzione Applicazione della gerarchia di memoria –Memoria cache fra la CPU e la memoria centrale Il processore vedrà."— Transcript della presentazione:

1 SCHEDA INFORMATIVA DI UNITÀ

2 Introduzione Applicazione della gerarchia di memoria –Memoria cache fra la CPU e la memoria centrale Il processore vedrà una memoria veloce quasi come la cache ma con dimensione pari a quella centrale Un dispositivo hardware, il controllore della cache, terrà solo dati di uso più frequente in cache

3 Funzionamento della memoria cache Processore Cache Memoria Registri

4 Funzionamento della memoria cache Memoria centrale e cache sono organizzate a blocchi di parole, di uguale dimensione Il sistema di gestione della cache è in grado di copiare (caricare) blocchi dalla memoria centrale alla memoria cache, oppure di ricopiare (scaricare) blocchi dalla memoria cache alla memoria centrale, tramite un’apposita unità funzionale La memoria cache contiene copie di blocchi della memoria centrale, oppure blocchi liberi Normalmente il processore accede solo alla memoria cache che è molto più veloce della memoria centrale La capacità del sistema è pari a quella della sola memoria centrale (la cache contiene solo copie delle informazioni)

5 Terminologia Hit: tentativo di accesso(lett./scritt.) con successo a un determinato livello della gerarchia Miss: tentativo di accesso(lett./scritt.) andato a vuoto Hit time: tempo di accesso a livello superiore della gerarchia (incluso rilevazione eventuale fallimento) Miss penality: tempo per sostituire un blocco nel livello superiore con uno del livello inferiore, più il tempo di lettura del dato cercato Hit rate, Miss rate: percentuale dei tentativi di accesso che hanno successo o falliscono (Mr=1-Hr)

6 Istruzioni: funzionamento base Il processore preleva istruzione dalla memoria cache (non dalla memoria centrale) Se il blocco contenente l’istruzione da prelevare si trova nella memoria cache, l’istruzione viene letta e il processore prosegue l’esecuzione Se l’istruzione da prelevare non si trova nella cache il processore sospende l’esecuzione il blocco contenente l’istruzione da prelevare (ed eseguire) viene caricato dalla memoria centrale in un blocco libero della memoria cache il processore preleva l’istruzione dalla memoria cache e riprende l’esecuzione

7 dati: funzionamento base Il processore deve leggere il dato dalla memoria cache, oppure deve scrivere il dato nella memoria cache Se il dato da leggere/scrivere non si trova nella memoria cache, si procede in modo simile alle istruzioni Problema di coerenza della cache il contenuto della cache non corrisponde più alla memoria Politiche di scrittura Write back: il contenuto della cache è ricopiato in memoria centrale quando il blocco deve essere rimosso dalla cache. Write through: aggiornamento contemporaneo cache e memoria centrale

8 Limiti delle cache Non serve aumentare le dimensioni della cache oltre una capacità limite, sopra cui le prestazioni del sistema di memoria smettono di aumentare o addirittura iniziano a diminuire

9 Prestazioni della cache h hit rate, tipicamente > 90% C tempo per accedere alle informazioni in cache M penalità di fallimento –tempo addizionale per portare le info nella cache in caso di miss, la cpu è in stallo t medi tempo medio di accesso sperimentato dalla CPU t medio = h C + (1-h) M

10 Tecniche avanzate Portare la cache sullo stesso chip della CPU –costoso, non praticabile se le dimensioni sono grandi Aggiungo un livello intermedio –L1 typ on-chip, ck elevato (typ dim. decine di Kbyte) –L2 typ off-chip, dim L2> dimL1 (anche Mbyte) t med = h 1 C 1 + (1-h 1 )h 2 C 2 + (1-h 1 )(1-h 2 )M –se h 1 ~ h 2 ~ 90%: (1-h 1 )(1-h 2 ) ~ 1%, M poco influente Cache dati e istruzioni separate –aumento il parallelismo –tuning mirato dei parametri –elevata complessità

11 ???Approfondimento o assistant??? Esempi di sistemi reali

12 Interazione Minore Costo/complessità Maggiori Prestazioni Presenza di più livelli di cache Cache unificata per dati e istruzioni Maggiore Costo/complessità Minori Prestazioni Cache e CPU nello stesso Chip Cache di dimensioni superiori ai blocchi dei programmi Write Back Write through Hit rate elevato Miss penality

13 Interazione: soluzione Minore Costo/complessità Maggiori Prestazioni Presenza di più livelli di cache Cache unificata per dati e istruzioni Maggiore Costo/complessità Minori Prestazioni Cache e CPU nello stesso Chip Cache di dimensioni superiori ai blocchi dei programmi Write Back Write through Hit rate elevato Elevata Miss penality Cache unificata per dati e istruzioni Presenza di più livelli di cache

14 Riepilogo Esigenze –Rendere più rapido l’accesso alla memoria centrale da parte della CPU Soluzione –Uso di una memoria cache, intermedia fra la CPU e la memoria centrale Problemi –Scelta della dimensione ottimale della cache in base a parametri di costo /prestazione Tecniche avanzate –Uso di più livelli di cache –Cache dati e istruzioni separate –Integrazione della cache nello stesso package della CPU

15 SLIDE TEST DI UNITÀ DI AUTOVALUTAZIONE Rispondere Vero o Falso 1.La presenza di una memoria cache comporta modifiche alla tecnologia usata per la memoria centrale 2.All’aumentare della dimensione della cache le prestazioni continuano a crescere 3.Le memorie cache sono vantaggiose solo se l’applicazione rispetta il principio di località 4.Nella polica di scrittura write through la memoria centrale e quella cache sono sempre allineate