ARCHITETTURA DEI SISTEMI ELETTRONICI

Presentazione sul tema: "ARCHITETTURA DEI SISTEMI ELETTRONICI"— Transcript della presentazione:

1 ARCHITETTURA DEI SISTEMI ELETTRONICI
LEZIONE N° 9 Implicanti Inclusione Implicanti principali Mappe di Karnaugh Fenomeni transitori Somma e differenza di due numeri in C2 Half Adder, Full Adder Sommatori e Sottrattori di due word di n bit Livelli di logica A.S.E.

2 Richiami Enumerazione di funzioni Reti logiche
Reti logiche combinatorie Reti logiche sequenziali Simboli Concetto di ciclo Realizzazioni diverse della stessa funzione Teorema di Shannon A.S.E.

3 Implicanti Date due funzioni f1 e f2 di n variabili
f1 implica f2 se non c’è un assegnazione di valori alle n variabili tale che risulti f1 =1 e f2 =0 Per funzioni booleane completamente definite Se f1 vale 1 anche f2 vale 1 (Il fatto che f1 vale 1 implica che anche f2 vale 1) Ovvero Se f2 vale 0 anche f1 vale 0 A.S.E.

4 Esempio 1 Per x y z f1 f2 1 A.S.E.

5 Esempio 2 Per x y z f3 f4 1 A.S.E.

6 Osservazione Per una f funzione nella forma SP
Ogni termine di prodotto è implicante di f Per una f funzione nella forma PS La funzione f è implicante di ciascun temine di somma A.S.E.

7 Inclusione Dati due termini di prodotto p1 e p2
p1 include p2 se e solo se tutti i letterali di p2 sono presenti in p1 Dati due termini di somma s1 e s2 s1 include s2 se e solo se tutti i letterali di s2 sono presenti in s1 Se p1 include p2 allora p1 implica p2 Se s1 include s2 allora s2 implica s1 A.S.E.

8 Esempio Il termine di prodotto Include il termine di prodotto
Quindi implica Il temine di somma Include il termine di somma A.S.E.

9 Implicanti principali
Osservazioni Tutti i termini di prodotto di una funzione booleana, nella forma SP, sono implicati della funzione Tutti i mintermini di una funzione sono implicanti Un termine di prodotto che è implicante di una funzione è detto Implicante Principale se non include nessun altro implicate della funzione con un numero minore di letterali A.S.E.

10 Esempio Per la funzione definita dalla tabella di verità
Sono implicanti di I termini non sono implicanti principali sono implicanti principali ( include , include x y z f 1 A.S.E.

11 Sintesi ottima È necessario definire una funzione COSTO da minimizzare
Definiti letterali le variabili dirette o complementate presenti in una funzione Date due forme diverse della stessa funzione La forma “A ” ha un costo minore della funzione “B ” se A contiene meno letterali. Minimizzare una funzione vuol dire trovare la forma con meno letterali Si possono definire altre funzioni COSTO in funzione della tecnologia realizzativa A.S.E.

12 Mappe di Karnaugh 1 Tecnica tabulare di descrizione delle reti combinatorie Struttura a matrice Esempi 2 variabili 3 variabili si riportano solo gli “0” o solo gli “1” b b, c a 1 f(0,0) f(0,1) f(1,0) f(1,1) a 00 01 11 10 f(0,0,0) f(0,0,1) f(0,1,1) f(0,1,0) 1 f(1,0,0) f(1,0,1) f(1,1,1) f(1,1,0) A.S.E.

13 Adiacenza Una combinazione delle variabili d’ingresso è detta logicamente adiacente a un’altra se le due combinazioni sono differenti solo in corrispondenza di un solo bit Nelle mappe, l’ordine delle combinazioni delle variabili è scelto in modo tale che due combinazione geometricamente adiacenti siano anche logicamente adiacente A.S.E.

14 Mappe di Karnaugh 2 4 variabili c d a b
due colonne adiacenti differiscono per una sola variabile due righe adiacenti differiscono per una sola variabile la prima i l’ultima colonna sono adiacenti La mappa è scritta su un cilindro verticale la prima i l’ultima riga sono adiacenti La mappa è scritta su un cilindro orizzontale (ovvero la mappa sta su un toroide) c d 00 01 11 10 f(0000) f(0001) f(0011) f(0010) f(0100) f(0101) f(0111) f(0110) f(1100) f(1101) f(1111) f(1110) f(1000) f(1001) f(1011) f(1010) a b A.S.E.

15 Mappe di Karnaugh 3 5 variabili c d c d a b a b
e = e = 1 Le caselle con la stessa lettera sono adiacenti Attenzione alle caselle con lettere in rosso SONO ADIACENTi c d c d a b 00 01 11 10 a z a x y b a b 00 01 11 10 c z c e d x d y A.S.E.

16 Esempio Per la funzione prima trovata si ha 00 01 11 10 1 00 01 11 10
b, c a b c z 1 a 00 01 11 10 1 b, c a 00 01 11 10 1 A.S.E.

17 Osservazioni Data una funzione di “n” variabili
Ogni casella della mappa corrisponde a un mintermine della funzione (prodotto di “n” termini) Due caselle adiacenti danno luogo a un prodotto di (n-1) termini Quattro caselle adiacenti danno luogo a un prodotto di (n-2) termini Otto caselle adiacenti danno luogo a un prodotto di (n-3) termini A.S.E.

18 Esempio 1 Funzione “f ”di 4 variabili
La forma canonica SP si ottiene sommando le caselle dove f vale “1” A.S.E.

19 Esempio 2 Data la funzione definita dalla seguente mappa: si ha:

20 Definizione Il prodotto “p ” si definisce implicante della finzione “f “ se p e f valgono “1” per la stessa configurazione degli ingressi I mintermini della funzione sono tutti implicanti della funzione Una funzione si può sempre scrivere come somma di implicanti Una casella delle mappe di Karnaugh è un implicante di ordine 1 (0) [1] Due caselle adiacenti sono un implicante di ordine 2 (1) [2] Quattro caselle adiacenti sono un implicante di ordine 3 (2) [4] Otto caselle adiacenti sono un implicante di ordine 4 (3) [8] L’espressine di un implicante si ricava direttamente dalle mappe di Karnaugh A.S.E.

21 Esempio Per la funzione prima vista si ha: Impicante di “z “
Impicante di ordine 1 Impicante di ordine 2 Impicante di ordine 3 A.S.E.

22 Esempio Esempio di implicanti di ordine 2 A.S.E.

23 Esempio Esempio di implicanti di ordine 3 A.S.E.

24 Esempio Esempio di implicanti di ordine 4 A.S.E.

25 Definizione Richiamo Una funzione si può sempre scrivere come somma di implicanti Un implicante p* si dice implicante principale se non esiste nessun altro implicante p’ tale che p’ copra p* Per ogni funzione f esiste almeno un insieme di implicanti principali tale che f può essere espressa come somma di soli implicanti principali A.S.E.

26 Esempio Per la funzione prima vista : si ha:
L’implicane verde non è principale A.S.E.

27 Ottimizzazione mediante le Mappe di Karnaugh
Passo 1 individuare sulla mappa tutti gli implicanti di ordine superiore possibile che coprono tutta la funzione Passo 2 Scegliere un insieme più piccolo possibile di implicanti principali che coprono la funzione NOTA L’ottimizzazione si fa per ispezione visiva A.S.E.

28 Esempio Per la funzione prima vista : si ha:
La scelta 3 da luogo ad una funzione migliore delle altre A.S.E.

29 Esempio di minimizzazione
Data la funzione precedentemente vista: Si ha: a b c z 1 b, c a 00 01 11 10 1 A.S.E.

30 Condizioni non specificate
Può capitare che in particolari applicazioni alcune configurazioni degli ingressi non si possano verificare, quindi l’uscita per tali uscite non è specificata (Don’t-Care Conditions) Se i don’t care si considerano “0” si ottiene la prima funzione Se alcuni don’t care si considerano “1” si ottiene la seconda funzione A.S.E.

31 Un cattivo esempio A.S.E.

32 Tecniche strutturate Il procedimento di sintesi per “ispezione visiva” si può utilizzare fino a 4 ÷ 5 variabili Il procedimento di sintesi per “ispezione visiva” può essere anche descritto come processo formale strutturato Metodo di Quine McCluskey Può essere tradotto in un programma La complessità del programma cresce in modo esponenziale con l’aumentare delle variabili I programmi attuali usano tecniche euristiche A.S.E.

33 Transitori 1 Sistema ideale Le uscite commutano istantaneamente
Nessun ritardo fra ingresso e uscita a b z c a b c z t A.S.E.

34 Transitori 2 Sistema reale Le uscite commutano in ritardo a b z c a b
Dt t Dt A.S.E.

35 Ritardo di propagazione
tpHL e tpLH in in out out tpHL tpLH t A.S.E.

36 Transitori 3 Sistema reale stilizzato Le forme d’onda sono ideali
Si conservano i ritardi a b z c a b c z Dt t Dt A.S.E.

37 Transizioni multiple su gli ingressi
Possono dare luogo a glitch Transizione 010 ž 111 a z b c a a b b c c z z 010 011 111 010 110 111 A.S.E.

38 Alee Statiche Transizione 011 ž 010 Alea statica di “1” a x z b c y a
A.S.E.

39 Correzione Aggiungere implicanti per coprire gli “1” adiacenti a x y z
b c a k b c x y k z 011 010 A.S.E.

40 Aritmetica binaria 1 Somma di due bit Esempio x + y s = Somma
c = Carry (RIPORTO) Esempio x y s c 1 1 carry = 206 A.S.E.

41 Aritmetica binaria 2 Sottrazione di due bit Esempio x -y
d = Differenza b = Borrow (Prestito) Esempio x y d b 1 x y s c 1 borrow 1 = 89 A.S.E.

42 Half Adder Somma di due bit H A ai bi si ci+1 1 si ai bi ci+1 ai si bi
1 si ai bi ci+1 ai si H A bi ci+1 A.S.E.

43 Full Adder 1 Somma di due bit compreso il Carry si ci+1 ci ai bi si
1 ai ,bi ci 00 01 11 10 1 si ai ,bi ci 00 01 11 10 1 ci+1 A.S.E.

44 Full Adder 2 Lo schema risulta F A F A ai si bi ci+1 ai ci bi si ci ai
A.S.E.

45 Full Adder 3 ci ai bi si ci+1 aibi ai + bi (ai + bi)ci
(ai + bi)ci+aibi 1 A.S.E.

46 Full Adder 4 Somma di due bit compreso il Carry ci ai bi si ci+1 1
1 A.S.E.

47 Full Adder 5 Full Adder realizzato con due Haslf Adder H A H A ai ai
si H A bi bi ci+1 ai si H A si ci bi ci+1 ci+1 A.S.E.

48 Half Subtractor Differenza fra due bit (x – y) H S xi yi di bi+1 1 di
1 di xi yi bi+1 ai si H S bi ci+1 A.S.E.

49 Full Subcrtactor 1 Differenza fra due bit compreso il Borrow (x – y)
xi yi di bi+1 1 xi ,yi bi 00 01 11 10 1 di xi ,yi bi 00 01 11 10 1 bi+1 A.S.E.

50 Full Subtractor 2 Lo schema risulta F S F S xi di yi bi+1 xi bi yi di
A.S.E.

51 Sommatore a riporto seriale (Ripple-Carry Adder)
Somma di due parole di 4 bit in C. 2 b3 a3 b2 a2 b1 a1 b0 a0 c0 FA ci ai si bi ci+1 ci+1 FA ci ai si bi bi ai ci bi ai ci FA FA si si ci+1 ci+1 c4 s3 s2 s1 s0 A.S.E.

52 Proprietà dello XOR Lo XOR può essere visto come un inverter “programmabile” S in out 1 in out S A.S.E.

53 Considerazioni sulla sottrazione
Si ricorda che Operando in complemento a 2 si ha Quindi A.S.E.

54 Sommatore/Sottrattore
In base alle proprietà dello XOR e come si può eseguire la differenza (A – B) in C. 2 si ha: a3 b3 a2 b2 a1 b1 a0 b0 k A–B K=1 A+B k=0 ai bi ci ai bi ci ai bi ci ai bi ci FA FA FA FA si si si si ci+1 ci+1 ci+1 ci+1 c4 s3 s2 s1 s0 A.S.E.

55 Livelli di logica Data una rete combinatoria Definizione 2 3 a 1 b x d
Livelli di logica della rete = numero MAX di blocchi base attraversati passando da un ingresso a una uscita NOTA La negazione degli ingressi non conta 2 3 a 1 b x d c y g 4 A.S.E.

56 Sintesi a due livelli Le tecniche fin ora viste sono di sintesi a due livelli a b z c d A.S.E.

57 Sintesi a tre livelli Si usa un numero inferiore di porte e con meno ingressi a b z c d A.S.E.

58 Reti a più uscite Casi visti Tecniche di minimizzazione viste
più ingressi una uscita Tecniche di minimizzazione viste Una sola uscita Casi frequenti nella pratica più ingressi più uscite La minimizzazione delle singole uscite (separatamente) non garantisce la minimizzazione dell’intera rete Il procedimento di minimizzazione globale risulta molto complesso A.S.E.

59 Esempio Rete a due uscite z w A.S.E.

60 Tempo di ritardo Per una porta logica si ha U I1 I2 I3 t3 t1 t2 tz
A.S.E.

61 Ritardi del FULL ADDER 1 Consente di anticipare il calcolo di ci ai si
bi Consente di anticipare il calcolo di ci+1 A.S.E.

62 Ritardi del FULL ADDER 2 Per il Ci+1 si ha A.S.E.

63 Tempo di ritardo nel Sommatore
Tc = ritardo del Carry, Ts = ritardo della somma ci+1 FA ci ai si bi b0 a0 b1 a1 b2 a2 b3 a3 s0 s1 s3 s2 c4 c0 A.S.E.

64 Ritardo del sommatore Ripple Carry
Per il Carry iesimo si ha: Per il Full Adder si ha: Quindi Ritardo del sommatore Ripple Carry A.S.E.

65 Conclusioni Implicanti Inclusione Implicanti principali
Mappe di Karnaugh Fenomeni transitori Somma e differenza di due numeri in C2 Half Adder, Full Adder Sommatori e Sottrattori di due word di n bit Livelli di logica A.S.E.