Dispositivi e sistemi logici

Presentazione sul tema: "Dispositivi e sistemi logici"— Transcript della presentazione:

1 Dispositivi e sistemi logici
Sistemi Elettronici Programmabili

2 Small Scale of Integration (SSI)
Part Name Function *74*00 Quad 2-Input NAND Gates *74*01 Quad 2-Input NAND Gates Open Collector *74*02 Quad 2-Input NOR Gates .. *74*04 Hex Inverter *74*10 Triple 3-Input NAND Gates *74*20 Dual 4-Input NAND Gates *74*137 3 to 8 Decoder Multiplexer *74*169 Sync. Up/Down Binary Counter *74*175 Quad D Flip-Flop *74*1244 Octal Bus/Line Driver

3 Progettazione SSI

4 Scheda PGC (risoluzione 640x480 256 colori)
74ASxxx (~250 chip)

5 Very Large Scale of Integration
(Non Riprogrammabili) Vengono disegnate tutte le maschere Costi di progetto elevatissimi Costi di realizzazione elevatissimi Full Custom Standard Cell Gate Array Basata su celle predisegnate Costi di progetto Elevati Costi di realizzazione elevati Vengono Disegnate le sole interconnessioni Costi di progetto Elevati Costi di realizzazione meno bassi (Non Riprogrammabili) 3 – Input NAND

6 Logic Devices ASIC (Application Specific Integrated Circuit)
Standard Cell Gate Array PLD (Programmable Logic Devices) SPLD (Simple PLD) PLA (Programmable Logic Array) PAL (Programmable Array Logic) GAL (Generic Array Logic) CPLD (Complex PLD) FPGA Programmate durante la produzione nella Fab Re/Programmabili sul campo Re/Programmabili nel circuito

7 Programmable Logic Array (PLA) Programmable Array Logic (PAL)
Prime Strutture PLD Programmable Logic Array (PLA) Programmable Array Logic (PAL)

8 PLA: Simbologia Z Z = A1CD1 a) A B C D ..

9 Programmable Array Logic (PAL)

10 PAL: Architettura della GAL16LV8
Output Logic Macro Cell

11 Sistema Digitale Elementare
Logic CLK IN OUT

12 Sistema Digitale Complesso
Logic CLK IN OUT

13 PAL: Programmable Array Logic

14 Sistemi di Programmazione
Giunzione di tipo AntiFuse Giunzione di tipo Fuse

15 OLMC: Configurazione Registered Mode, Registered Configuration

16 Complex Programmable Logic Devices