DAC A RESISTORI PESATI.

Presentazione sul tema: "DAC A RESISTORI PESATI."— Transcript della presentazione:

1 DAC A RESISTORI PESATI

2 DAC A RESISTORI PESATI Realizzazione pratica e problemi
In un DAC reale i deviatori sono realizzati per mezzo di interruttori elettronici generalmente con tecnologia CMOS. Il DAC a resistori pesati è tuttavia poco usato nella pratica perchè: non è semplice realizzare resistenze con valori differenti e perfettamente calibrati, in modo tale che i loro rapporti siano esattamente 1/2, 1/4, 1/8 … se il numero di bit è elevato, la resistenza più grande può assumere facilmente valori molto elevati (o, viceversa, occorrerebbe usare valori molto piccoli per la resistenza minore). La resistenza di ingresso è differente su ciascuno degli ingressi digitali.

3 DAC A SCALA R-2R Rispetto al DAC a resistori pesati, quello a scala R-2R presenta il vantaggio di utilizzare solo due valori resistivi. Pertanto risulta più facilmente realizzabile con la tecnologia dei circuiti integrati.

4 ADC FLASH (o parallelo)

5 ADC FLASH (o parallelo)
L'ADC flash è il convertitore analogico-digitale più veloce in assoluto, capace di tempi di conversione dell'ordine del nanosecondo. Nonostante l'apparente semplicità circuitale e la grande velocità di conversione (limitata praticamente solo dalla velocità dei comparatori e dell'encoder), la realizzazione di un ADC flash diviene estremamente complessa all'aumentare della risoluzione (numero di bit) del convertitore. Con 8 bit di risoluzione, occorrerebbero = 155 comparatori e 256 resistenze. Per questa ragione gli ADC flash sono piuttosto costosi e il loro utilizzo è limitato a risoluzioni non troppo elevate (max bit).

6 ADC A RETROAZIONE I convertitori AD a retroazione funzionano tutti secondo lo stesso principio: utilizzano un convertitore DA interno per convertire in analogico una opportuna sequenza di valori digitali, che viene poi confrontata con la tensione di ingresso. convertitori ADC a retrozione: ADC a gradinata ADC a inseguimento ADC ad approssimazioni successive

7 ADC A GRADINATA

8 ADC A GRADINATA (o conteggio)
Nell'ADC a gradinata la logica di controllo è costituita da un contatore. La conversione viene effettuata iniziando un nuovo conteggio a partire dal numero zero. L'uscita del contatore viene convertita in analogico dal DAC e quindi confrontata con la tensione di ingresso. Quando il valore prodotto dal DAC supera la tensione Vin, il conteggio viene bloccato e tale valore rappresenta la tensione digitalizzata. Per iniziare una nuova conversione occorre far ripartire un nuovo conteggio da zero. il tempo di conversione dipende: dal periodo TCK del CLOCK dal numero n di bit del contatore; dall'ampiezza della tensione Vin da convertire

9 ADC A INSEGUIMENTO

10 ADC A INSEGUIMENTO L'ADC a inseguimento è una versione migliorata dell'ADC a rampa. Il contatore utilizzato è un up/down, cioè in grado di effettuare un conteggio a incremento (up) o a decremento (down), a seconda dell'uscita del comparatore. Se la tensione d’ingresso è minore di quella fornita dal DAC il contatore funziona in modalità down e la tensione di uscita del DAC tende a diminuire. Se la tensione da convertire è superiore a quella del DAC,il contatore viene impostato in modalità up. Quando viene acquisito un nuovo campione il contatore non viene resettato ma incrementa o decrementa il proprio conteggio. E’ abbastanza veloce se i valori di tensione da convertire sono abbastanza vicini fra loro.

11 ADC AD APPROSSIMAZIONI SUCCESSIVE

12 ADC AD APPROSSIMAZIONI SUCCESSIVE
La logica di controllo è costituita da un registro ad approssimazioni successive (S.A.R. = Successive Approximation Register) La conversione avviene confrontando l'uscita di un convertitore DA con la tensione analogica da convertire. L'inizio della conversione viene attivato inviando al S.A.R. il segnale SOC. Nel SAR viene caricata una parola nella quale il solo bit più significativo (MSB) è posto a 1 (tutti gli altri bit sono a zero). L'uscita del DAC assume il valore corrispondente al suddetto codice. Se Vin > VD il S.A.R. mantiene MSB a 1 e carica un altro 1 nel bit immediatamente successivo (cioè pone un 1 anche nel bit n-1). Se, invece Vin > VD il S.A.R. pone MSB a 0 e carica un 1 nel bit immediatamente successivo (cioè nel bit n-1). I passi precedenti vengono ripetuti allo stesso modo per i bit successivi.

13 ADC AD APPROSSIMAZIONI SUCCESSIVE
Il tempo di conversione dell’ADC ad approssimazioni successive è costante qualunque sia il valore del campione bit Vin. Indicando con TCK il periodo del CLOCK e con n bit il numero di Bit del convertitore, il tempo di conversione Tconv è: Tconv = n * TCK Il tempo di conversione non dipende dal valore del campione Vin. Al crescere della risoluzione dell'ADC il tempo di conversione aumenta. Tale incremento, però, può essere compensato dalla diminuzione di TCK, cioè dall'aumento della frequenza del CLOCK. Gli ADC ad approssimazioni successive costituiscono una delle soluzioni circuitali più adottate dai costruttori e impiegate in svariati settori applicativi

14 ADC A RAMPA Il tempo di conversione varia al variare dell'ampiezza del segnale da convertire. Il periodo di clock deve essere calibrato in base al tempo di salita della rampa: tale calibrazione è generalmente difficile anche perché con l'invecchiamento cambiano le prestazioni dei componenti e dunque verrebbe anche alterata la taratura dell'ADC.

15 ADC A DOPPIA RAMPA Non è sensibile alle variazioni dei parametri di funzionamento e al rumore presente su Vin. Ha una buona stabilità e precisione ma tempo elevato di conversione. Viene utilizzato in sistemi dove non vengono richieste conversioni frequenti.

16 ADC A DOPPIA RAMPA La logica di controllo inizializza il dispositivo scaricando il condensatore (mediante la chiusura di S2) mantenendo aperto S1 e resettando il contatore. All’istante t1 la logica di controllo apre S2 e mediante S1 collega la tensione analogica Vin, all'ingresso dell'integratore invertente. Se Vin è positiva e costante, Vout è una rampa decrescente, l'uscita del comparatore è a livello ALTO e abilita la porta AND e quindi il segnale di CLOCK può giungere al contatore che procede nel conteggio. Il conteggio si protrae fino al valore massimo consentito dal numero il di bit del contatore.

17 ADC A DOPPIA RAMPA Nell'istante t2 il contatore raggiunge il conteggio massimo e si resetta. La logica di controllo fa commutare S1, deviandolo sulla tensione di riferimento VREF, che è una tensione costante e negativa. In T2 l'integratore produce una rampa crescente che inizia dal valore V2. L'uscita del comparatore è ALTA e il CLOCK abilita un nuovo conteggio del contatore. Il conteggio si protrae tino all'istante t3 in corrispondenza del quale la tensione Vout raggiunge il valore 0, l'uscita del comparatore diventa BASSA, così come l'uscita della porta AND. Il CLOCK non giunge più al contatore, il quale blocca il proprio conteggio. Il valore della tensione Vin è proporzionale al conteggio raggiunto dal contatore nell'istante t3 e quindi tale conteggio corrisponde al valore digitale prodotto in uscita dall'ADC.

18 ADC A DOPPIA RAMPA

19 ADC A DOPPIA RAMPA