A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.

Presentazione sul tema: "A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori."— Transcript della presentazione:

1 A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori Generatore/verificatore di paritàGeneratore/verificatore di parità DecodificatoreDecodificatore CodificatoreCodificatore MultiplexMultiplex DemultiplexDemultiplex

2 A.S.E.14.2 Richiami Somma e differenza di due numeri inSomma e differenza di due numeri in – Modulo e Segno –Complemento a 1 –Complemento a 2 Half AdderHalf Adder Full AdderFull Adder Sommatori e Sottrattori di due word di n bitSommatori e Sottrattori di due word di n bit

3 A.S.E.14.3 Tempo di ritardo nel Sommatore T c = ritardo del Carry, T s = ritardo della sommaT c = ritardo del Carry, T s = ritardo della somma T tot = 3T c + T sT tot = 3T c + T s c i+1 FA cici aiai sisi bibi b0b0 a0a0 b1b1 a1a1 c i+1 FA cici aiai sisi bibi b2b2 a2a2 c i+1 FA cici aiai sisi bibi b3b3 a3a3 s0s0 s1s1 s3s3 s2s2 c4c4 c0c0 cici aiai sisi bibi c i+1

4 A.S.E.14.4 Sommatori veloci Considerazioni sul CarryConsiderazioni sul Carry cicicici aiaiaiai bibibibi sisisisi c i+ 1 00000 00110 01010 01101 10010 10101 11001 11111

5 A.S.E.14.5 Carry Look-Ahead Adder Quindi risultaQuindi risulta  C 1 = G 0 + P 0 C 0  C 2 = G 1 + P 1 C 1 = G 1 + P 1 G 0 + P 1 P 0 C 0  C 3 = G 2 + P 2 C 2 = G 2 + P 2 G 1 + P 2 P 1 G 0 + P 2 P 1 P 0 C 0  C 4 = G 3 + P 3 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G 0 + + P 3 P 2 P 1 P 0 C 0 –I vari Carry possono essere generati simultaneamente

6 A.S.E.14.6 Blocco base G i = A i B i P i = A i  B i S i = P i  C iG i = A i B i P i = A i  B i S i = P i  C i AiAiAiAi BiBiBiBi CiCiCiCi SiSiSiSi PiPiPiPi GiGiGiGi

7 A.S.E.14.7 Look - Ahead Carry Generator Schema G P C in 0 2 0 2 C3C3C3C3 C2C2C2C2 C1C1C1C1

8 A.S.E.14.8 Schema del sommatore Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S3S3S3S3 S2S2S2S2 S1S1S1S1 S0S0S0S0 c0c0c0c0

9 A.S.E.14.9 Carry Look-Ahead Adder Quindi risultaQuindi risulta  C 1 = G 0 + P 0 C 0  C 2 = G 1 + P 1 C 1 = G 1 + P 1 G 0 + P 1 P 0 C 0  C 3 = G 2 + P 2 C 2 = G 2 + P 2 G 1 + P 2 P 1 G 0 + P 2 P 1 P 0 C 0  C 4 = G 3 + P 3 C 3 = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G 0 + + P 3 P 2 P 1 P 0 C 0  G* = G 3 + P 3 G 2 + P 3 P 2 G 1 + P 3 P 2 P 1 G 0  P* = P 3 P 2 P 1 P 0  C 4 = G* + P*C 0

10 A.S.E.14.10 Look - Ahead Carry Generator C in G P 0 3 0 3 C3C3C3C3 C2C2C2C2 C1C1C1C1 G*P*

11 A.S.E.14.11 Schema del sommatore gerarchico Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S3S3S3S3 S2S2S2S2 S1S1S1S1 S0S0S0S0 c0c0c0c0 c1c1c1c1 c3c3c3c3 c2c2c2c2 G*P* Look - Ahead Carry Generator G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS G P A B C in C inS S7S7S7S7 S6S6S6S6 S5S5S5S5 S4S4S4S4 c4c4c4c4 c1c1c1c1 c3c3c3c3 c2c2c2c2 G*P* Look - Ahead Carry Generator C4C4C4C4

12 A.S.E.14.12 Comparatore Rete combinatoria che esegue il confronto fra due numeri su “k” bitRete combinatoria che esegue il confronto fra due numeri su “k” bit Numeri interi positiviNumeri interi positivi Tre usciteTre uscite –E (A=B) –G (A>B) –L (A<B)

13 A.S.E.14.13 Comparatore a 1 bit 01 01 11 E A B0101 1 G A B010 11 L A B

14 A.S.E.14.14 Schema a 1 bit A B G L E

15 A.S.E.14.15 Schema a 1 bit Modificato A B G L E

16 A.S.E.14.16 Comparatore a 2 bit 00011110001 011 111 101 E A1A0A1A0 B1B0B1B00001111000111 0111 11 101 G A1A0A1A0 B1B0B1B00001111000 011 11111 1011 L A1A0A1A0 B1B0B1B0

17 A.S.E.14.17 Schema a 1bit modificato A1A1A1A1 G L E B1B1B1B1 L0L0L0L0 E0E0E0E0 G0G0G0G0 E1E1E1E1 L1L1L1L1 G1G1G1G1

18 A.S.E.14.18 Schema a 2 bit A1A1A1A1 G L E B1B1B1B1 A0A0A0A0 B0B0B0B0 G L E C-1 L 00 EG 1

19 A.S.E.14.19 Osservazione Blocco baseBlocco base –Comparatore a 1 bit con abilitazioni Comparatore a “n+1” bitComparatore a “n+1” bit –Comparatore a “n” bit più comparatore a1 bit

20 A.S.E.14.20 Generatore di parità Si impiega (per esempio) per trasmettere a distanza un datoSi impiega (per esempio) per trasmettere a distanza un dato Data una parola a “n” bitData una parola a “n” bit –Deve fornire un “1” se in numero di uno presenti nella parola è dispari –Deve fornire uno “0” se in numero di uno presenti nella parola è pari Si invia la parola di “n” + il bit ti paritàSi invia la parola di “n” + il bit ti parità

21 A.S.E.14.21 Osservazione Per una parola di 4 bit si haPer una parola di 4 bit si ha 00011110 0011 0111 1111 1011 P A3A4A3A4 A1A0A1A0000111100011 0111 1111 1011 D A3A4A3A4 A1A0A1A0

22 A.S.E.14.22 Schema Per parola di 4 bitPer parola di 4 bit A3A3 A2A2 A1A1 A0A0 A3A3 A2A2 A1A1 A0A0 P4P4

23 A.S.E.14.23 Osservazione La verifica di parità in ricezione è eseguita con una rete equivalente a quella di generazioneLa verifica di parità in ricezione è eseguita con una rete equivalente a quella di generazione Data una parola di “n” bitData una parola di “n” bit –Il Generatore di parità necessita di n-1 XOR –Il Verificatore di parità necessita di n XOR

24 A.S.E.14.24 Decodificatori (Decoders) Rete combinatoria che converte l’informazione codificata in una forma “più appropriata”Rete combinatoria che converte l’informazione codificata in una forma “più appropriata” EsempiEsempi –Decodificatore BCD – Sette Segmenti –Decodificatore n – 2 n In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M > NIn generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M > N DECDEC DECDEC 1 2 N 1 2 M

25 A.S.E.14.25 Decodificatore 3 a 8 con Abilitazione Eabc01234567 0xxx00000000 100010000000  a  b  c 100101000000  a  b c 101000100000  a b  c 101100010000  a b c 110000001000 a  b  c a  b  c 110100000100 a  b c a  b c 111000000010 a b  c a b  c 111100000001 a b c a b c

26 A.S.E.14.26Schema b b b b aaaa cccca E cb c a b 0 1 2 3 4 5 6 7

27 A.S.E.14.27 Osservazione 1 Le uscite del Decodificatore sono i minterminiLe uscite del Decodificatore sono i mintermini È possibile realizzare qualunque funzione nella forma SPÈ possibile realizzare qualunque funzione nella forma SP DEC 3 to 8 x1x1x1x1 x2x2x2x2 x3x3x3x3 0 7 f 1 (x 1,x 2,x 3 ) f 2 (x 1,x 2,x 3 )

28 A.S.E.14.28 Osservazione 2 Decodificatore 4 a 16 realizzato con decodificatori 2 a 4 con enableDecodificatore 4 a 16 realizzato con decodificatori 2 a 4 con enable 01E 01E 01E 01E 01E X0X0X0X0 X1X1X1X1 X2X2X2X2 X3X3X3X3 E 0 3 0 15

29 A.S.E.14.29 Codificatori Rete combinatoria che converte l’informazione “in chiaro” in una forma “codificata”Rete combinatoria che converte l’informazione “in chiaro” in una forma “codificata” EsempiEsempi –Codifica Gray –Codifica Decimale BCD In generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M < NIn generale un decodificatore è una rete combinatoria con “N” ingressi e “M” uscite con M < N CODCOD CODCOD 1 2 M 1 2 N

30 A.S.E.14.30 Decimale - BCD 0123456789dcba 10000000000000 01000000000001 00100000000010 00010000000011 00001000000100 00000100000101 00000010000110 00000001000111 00000000101000 00000000011001

31 A.S.E.14.31 Codice Gray ProprietàProprietà –Lo stato “N” differiscono da quello “N-1” per un solo bit Codice Gray a N bitCodice Gray a N bit –C.G. a N-1 preceduto da 0 –+ C. G. a N-1 invertito preceduto da 1 Chiamato anche CODICE INVERSOChiamato anche CODICE INVERSO Viene utilizzato nelle macchine a controllo numericoViene utilizzato nelle macchine a controllo numerico

32 A.S.E.14.32 Codice GRAY a 4 bit QDQCQBQA G3G3G3G3G2G1G0 000000000 100010001 200100011 300110010 401000110 501010111 601100101 701110100 810001100 910011101 A10101111 B10111110 C11001010 D11011011 E11101001 F11111000

33 A.S.E.14.33 Tabelle di Verità 00011110 00 01 111111 101111 D C BA G3G30001111000 011111 11 101111 D C BA G2G2000111100011 0111 1111 1011 D C BA G1G1000111100011 0111 1111 1011 D C BA G0G0

34 A.S.E.14.34 Multiplex Rete combinatoria con 2 N ingressi una uscita e N ingressi di controlloRete combinatoria con 2 N ingressi una uscita e N ingressi di controllo In uscita viene presentato l’ingresso K, dove K corrispondente al numero decodificato relativo agli N ingressi di controlloIn uscita viene presentato l’ingresso K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo MUXMUX MUXMUX 12 U 1 2 2N2N N

35 A.S.E.14.35 MUX 4 a 1 a b1 2 3 0 1 2 3 0 3 1 2 0 U

36 A.S.E.14.36 Osservazione MUX comeMUX come Generatore di funzioni programmabileGeneratore di funzioni programmabile MUXMUX MUXMUX X1X1X1X1 X2X2X2X2 f(x 1,x 2 ) P0P0P0P0 P1P1P1P1 P2P2P2P2 P3P3P3P3 [ 0 ] [ 1 ] [ 0 ] [ X 1 + X 2 ]

37 A.S.E.14.37 Demultilex Rete combinatoria con 1 ingresso 2 N uscite e N ingressi di controlloRete combinatoria con 1 ingresso 2 N uscite e N ingressi di controllo L’ingresso viene convogliato sull’uscita K, dove K corrispondente al numero decodificato relativo agli N ingressi di controlloL’ingresso viene convogliato sull’uscita K, dove K corrispondente al numero decodificato relativo agli N ingressi di controllo DEMDEM DEMDEM 12 U 1 2 2N2N N

38 A.S.E.14.38 Conclusioni Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori Generatore/verificatore di paritàGeneratore/verificatore di parità DecodificatoreDecodificatore CodificatoreCodificatore MultiplexMultiplex DemultiplexDemultiplex