Sviluppo di un progetto in collaborazione Trascodificatore BCD – 7Segmenti.

Presentazione sul tema: "Sviluppo di un progetto in collaborazione Trascodificatore BCD – 7Segmenti."— Transcript della presentazione:

1 Sviluppo di un progetto in collaborazione Trascodificatore BCD – 7Segmenti

2 Target project 7Seg BCD To 7SEG To BCD X3X3 X2X2 X1X1 X0X0 Y3Y3 Y2Y2 Y1Y1 Y0Y0 CMP Modulo di Comparazione 4 4 Esito della comparazione 0 = diversi, 1 = uguali E 1

3 Top-Down analysis 7Seg BCD To 7SEG To BCD X3X3 X2X2 X1X1 X0X0 Y3Y3 Y2Y2 Y1Y1 Y0Y0 CMP Modulo di Comparazione 4 4 Esito della comparazione 0 = diversi, 1 = uguali E 1

4 Top-Down analysis: f_BCD_to_7SEG function BCD To 7SEG X3X3 X2X2 X1X1 X0X0 7 BCD 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 11 1 0 0 0 1 0 0 1 BCD 1111110 0110000 1101101 1111001 0110011 1011011 1011111 1110000 1111111 1111011 7 segmenti abcdefg Sette funzioni di quattro variabili g a f b ec d X3 X2 X1 X0

5 Espressione minima con metodo grafico X 1 X 0 X 3 X 2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 Segmento “ X ” Z x = …………………

6 Espressione minima con metodo grafico 1011 0111 ---- 11-- X 1 X 0 X 3 X 2 0 0 0 1 1 1 1 0 0 0 1 1 1 0 Segmento “ a ” Z a = X3X3 +X 1 +X 2 X 0 Espressione minima SP Somma degli implicati primi

7 Sintesi dello schematico Z a = X 3 + X 2 X 0 + X 1 + X 2 X 0 Schema logico X0X2X1X3X0X2X1X3 ZaZa

8 Verifica con la TDV Z a = X 3 + X 2 X 0 + X 1 + X 2 X 0 Schema logico X0X2X1X3X0X2X1X3 ZaZa X’ 0 F1F1 X’ 2 F2F2 Compilare la TDV

9 Tabella della Verità Z a = X 3 + X 2 X 0 + X 1 + X 2 X 0 X’ 2 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 11110000111111000011 X’ 0 10101010101010101010 F1F1 10100000101010000010 ZaZa 00000101000000010100 X3 X2 X1 X0F2F2 10110111111011011111 01234567890123456789 DEC Funzione non completamente specificata

10 Tabella della Verità Z a = X 3 + X 2 X 0 + X 1 + X 2 X 0 X’ 2 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 11110000111111000011 X’ 0 10101010101010101010 F1F1 10100000101010000010 ZaZa 00000101000000010100 X3 X2 X1 X0F2F2 10110111111011011111 01234567890123456789 DEC 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 11 1 0 0 0 1 0 0 1 BCD 1111110 0110000 1101101 1111001 0110011 1011011 1011111 1110000 1111111 1111011 7 segmenti abcdefg X3 X2 X1 X0

11 -Espressione minima con metodo grafico -Sintesi dello schematico -Verifica con la TDV -Creazione di un modulo QUARTUS Processo di sintesi: step by step

12 Top-Down analysis: f_7SEG_to_BCD function 7SEG To BCD Y3Y3 Y2Y2 Y1Y1 Y0Y0 7 7SEGBCD Quattro funzioni di sette variabili 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 0 0 1 11 1 0 0 0 1 0 0 1 BCD 1111110 0110000 1101101 1111001 0110011 1011011 1011111 1110000 1111111 1111011 7 segmenti abcdefg Y3 Y2 Y1 Y0

13 f_7SEG_to_BCD: sintesi Strumenti a disposizione: -Mappe di Karnaugh -Teorema di espansione -Algebra di Boole

14 Top-Down analysis: Comparison CMP Modulo di Comparazione Esito della comparazione sugli ingressi 0 = diversi, 1 = uguali E 1 4 4 K’K”

15 Top-Down analysis: Comparison CMP Modulo di Comparazione Esito della comparazione sugli ingressi 0 = diversi, 1 = uguali E 1 4 4 K’K” K’ 0 K’ 1 K’ 2 K’ 3 ZcZc K’’ 0 K’’ 1 K’’ 2 K’’ 3 Prima ipotesi di progetto: realizzazione con porte logiche Creare un modulo Quartus con nome: f_CMP4

16 Top-Down analysis: Comparison CMP Modulo di Comparazione Esito della comparazione sugli ingressi 0 = diversi, 1 = uguali E 1 4 4 K’K” Seconda ipotesi di progetto: Decoder e Multiplexer K’ BCD K’’ BCD 4 4 E ? Creare un modulo Quartus con nome: f_CMP4 DECDEC MUXMUX ?

17 Top-Down analysis: MUX M U X 16 K’’ BCD 4 ? 1 Quartus comp. MUX2 ?

18 Top-Down analysis: DEC DEC4DEC4 Enable I 1 I 0 Y0Y0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0000100000001000 Y1Y1 0000010000000100 Y2Y2 0000001000000010 0000000100000001 E I 1 I 0 Y3Y3 Y0Y1Y2Y3Y0Y1Y2Y3 Codice 1/2^n

19 Top-Down analysis: DEC K’’ BCD 4 Quartus comp. DEC4 D E C 16 E DEC4DEC4 Enable I 1 I 0 Y0Y1Y2Y3Y0Y1Y2Y3 ?

20 Suddivisione dei sotto progetti e specifiche per i nomi dei componenti Trascodificatore BCD->7SEG Trascodificatore 7SEG->BCD 7 FUNZIONI (4 VAR) 4 FUNZIONI (7 VAR) Comparatore Impl.con porte logiche Impl. con DEC e MUX a b c d e f g Y 3 Y 2 Y 1 Y 0 DEC MUX f_BCD_to_ Es:f_BCD_to_a f_7SEG_to_ Es:f_7SEG_to_Y3 f_CMP4 f_DEC4 f_DEC16 f_MUX2 F_MUX16