POLITECNICO DI MILANO Valutazione del tool PlanAhead per la realizzazione di architetture riconfigurabili Chiara Fornoni: Relatore:

Presentazione sul tema: "POLITECNICO DI MILANO Valutazione del tool PlanAhead per la realizzazione di architetture riconfigurabili Chiara Fornoni: Relatore:"— Transcript della presentazione:

1 POLITECNICO DI MILANO Valutazione del tool PlanAhead per la realizzazione di architetture riconfigurabili Chiara Fornoni: chiara.fornoni@dresd.org Relatore: Francesco Bruschi Correlatore: Marco Domenico Santambrogio

2 2 Indice Motivazioni ed Obiettivi Descrizione di unArchitettura Gerarchica e Riconfigurabile Evoluzione del flusso per la realizzazione di Architetture Planahead: File di input ed output Esempio: Flusso PlanAhead per la generazione dellArchitettura Riconfigurabile di un controller VGA Configurazione e riconfigurazione di un controller VGA su un dispositivo FPGA Virtex-4 Conclusioni

3 3 Motivazioni ed Obiettivi Motivazioni: Esistono altri metodi per generare file di configurazione ma sfruttano più programmi ed interrompono il flusso PlanAhead offre: Un ambiente unico e più completo per la generazione di questo tipo di file Più funzioni e più controlli (sintassi e vincoli) rispetto agli altri metodi Possibilità di effettuare statistiche sul lavoro realizzato Obiettivi: Analizzare il funzionamento del software PlanAhead ed alcune delle funzioni offerte Testare configurazione e riconfigurzione di tre versioni di un controller VGA, realizzate con lausilio di PlanAhead, su un dispositivo FPGA Virtex-4

4 4 Descrizione di unArchitettura Gerarchica e Riconfigurabile Le Architetture possono essere caratterizzate da: Gerarchia Orientamento alla riconfigurabilità Parziale TOP STATIC REC MODULE SLOW MEDIUM FAST GERARCHIA RICONFIGURABILITÀ … F1FkFn … F11 … Fn1 … … Fnm F Gk Gnm Livello 1 Livello 2 Livello 3 Architettura Gerarchica e Riconfigurabile

5 5 Evoluzione del flusso per la realizzazione di Architetture HDL SINTESI IMPLEMENTAZIONE MAP PAR TRANSLATE GENERAZIONE BITSTREAM HDL SINTESI IMPLEMENTAZIONE MAP PAR TRANSLATE GENERAZIONE BITSTREAM HDL SINTESI IMPLEMENTAZIONE MAP PAR TRANSLATE GENERAZIONE BITSTREAM Gerarchia Riconfigurabilità ISE PLANAHEAD

6 6 PlanAhead: File di input ed output PlanAhead NETLIST UCF BITSTREAM Netlist (.ngc):File che rappresentano la struttura dellarchitettura UCF – User Constraint File (.ucf): File di vincoli (temporali e/o spaziali ) Inserimento allinterno dellarchitettura di: Modulo Statico Modulo Riconfigurabile Bus Macro Bitstream (.bit):File di configurazione del dispositivo FPGA

7 7 Esempio: Flusso PlanAhead per la generazione dellArchitettura Riconfigurabile di un controller VGA NETLIST HDL SINTESI TRASERIMENTO BITSTREAM SU FPGA FLOORPLAN ESPORTAZIONE NETLIST DRC BUDGETING ASSEMBLY IMPLEMENTAZIONE MODULO RICONFIGURABILE IMPLEMENTAZIONE MODULO STATCO UCF BITSTREAM GENERAZIONE BITSTREAM 3 versioni del controller VGA: SLOW MEDIUM FAST

8 8 Esempio: configurazione e riconfigurazione di un controller VGA su un dispositivo FPGA Virtex-4 MODULI RICONFIGURABILI MEDIUM SLOW FAST Led lampeggiante, presente sul dispositivo, evidenzia la tipologia di modulo riconfigurabile utilizzata Schermata video non visualizza perdite di sincronia FPGA Virtex-4 RISULTATI

9 9 Conclusioni Vantaggi nellutilizzo del software PlanAhead: Compilazione e DRC più veloce Riuso componenti (top, statici, riconfigurabili) Infiniti moduli riconfigurabili a partire da ununica matrice Tempi di sviluppo minori Migliore gestione del flusso di progetto

10 10 Domande