Politecnico di Milano Realizzazione di una Applicazione basata su Riconfigurabilit à Dinamica: Riconoscimento di Contorni di Immagini A.A. 2004/2005 Relatore:

Presentazione sul tema: "Politecnico di Milano Realizzazione di una Applicazione basata su Riconfigurabilit à Dinamica: Riconoscimento di Contorni di Immagini A.A. 2004/2005 Relatore:"— Transcript della presentazione:

1 Politecnico di Milano Realizzazione di una Applicazione basata su Riconfigurabilit à Dinamica: Riconoscimento di Contorni di Immagini A.A. 2004/2005 Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di Laurea di: Alessandro Stranieri Matricola N°652994

2 Settembre 2005 Alessandro Stranieri2 Sommario Obiettivi Introduzione allFPGA Edge Detection Metodologia proposta Riconfigurabilità Dinamica Risultati e Sviluppi Futuri

3 Settembre 2005 Alessandro Stranieri3 Obiettivi Esposizione di una metodologia per la creazione di un IP-Core che svolga una funzione presente in un algoritmo per il tracciamento dei contorni di unimmagine. Creazione di un sistema embedded, inserendo lIP Core allinterno di una architettura basata su processore PowerPc. Ristrutturazione dellarchitettura volta a creare un sistema capace di operare la Riconfigurabilità Dinamica.

4 Settembre 2005 Alessandro Stranieri4 FPGA FPGA: Field Programmable Gate Arrays Rappresentano una particolare tipologia di dispositivi programmabili Ospitano Sistemi Embedded Permettono Riconfigurabilità

5 Settembre 2005 Alessandro Stranieri5 Edge Detection - Introduzione Corretta individuazione dei contorni in unimmagine I contorni, intense variazioni di luminosità, vengono individuati per mezzo delloperatore gradiente Algoritmo di Canny: una delle implementazioni più popolari

6 Settembre 2005 Alessandro Stranieri6 Edge Detection- Filtro Gaussiano Primo passo dellalgoritmo di Canny Rende efficace il lapplicazione degli operatori differenziali Si applica in unoperazione di finestratura dellimmagine 1122211 1224221 2248422 24816842 2248422 1224221 1122211

7 Settembre 2005 Alessandro Stranieri7 Metodologia – Progetto del Filtro Descrizione dellIP-Core mediante linguaggio VHDL Xilinx ISE 7.1i Rd_nWr Address(24 to 31) (HEX) Azione 00x00 to 0xC0Memorizzazione e convoluzione 00xC4Divisione per 140 00xC8Resetta il registro dellinterrupt 10xCCOutput del risultato 10xD0Output dello stato dellinterrupt Il componente hardware deve realizzare lo stesso comportamento della funzione software

8 Settembre 2005 Alessandro Stranieri8 Metodologia - Simulazione ModelSim XE II versione 6.0a. Simulazione del comportamento del componente con ingressi fissati a priori.

9 Settembre 2005 Alessandro Stranieri9 Creazione dei Driver per comunicare con lIP-Core Gestione del segnale di Interrupt Metodologia – Inserimento in EDK Il componente viene inserito allinterno di un Sistema Embedded EDK – Embedded Development Kit 7.1i Gestione Hardware e Software

10 Settembre 2005 Alessandro Stranieri10 Riconfigurabilità Dinamica La tecnologia delle FPGA permette la Riconfigurabilità Dinamica: porzioni distinte del dispositivo possono cambiare durante il suo funzionamento Unapplicazione può richiedere il caricamento di specifici componenti hardware durante la sua esecuzione

11 Settembre 2005 Alessandro Stranieri11 Caronte Flusso di Lavoro per la creazione di architetture dinamicamente riconfigurabili. La riconfigurazione è gestita dallICAP – Internal Configuration Access Port I moduli riconfigurabili vengono mappati su Black Box

12 Settembre 2005 Alessandro Stranieri12 Conclusioni e Sviluppi Futuri Sviluppi Futuri Gestione del DMA; Automatizzazione della HW- SSP Phase.