Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.

Presentazione sul tema: "Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI."— Transcript della presentazione:

1 Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI Correlatore: Ing. Marco D. SANTAMBROGIO Tesi di Laurea di: Giorgio Galvalisi Carmine Galeone Anno Accademico 2004/2005

2 2 Sommario Introduzione alle FPGA Introduzione alle FPGA La riconfigurabilità parziale La riconfigurabilità parziale BAnMaT BAnMaT Lavoro svolto Lavoro svolto Conclusioni Conclusioni

3 3 Field Programmable Gate Arrays Dispositivi programmabili dallutente Dispositivi programmabili dallutente Schema semplificato di una FPGA Xilinx Schema semplificato di una FPGA Xilinx CLB IOB Interconnessione 4 Slice in un CLB 2 Celle Logiche per Slice

4 4 Unità base: frame (largo un bit, lungo tutta la FPGA) Unità base: frame (largo un bit, lungo tutta la FPGA) Colonna: composta da più frame Colonna: composta da più frame Memoria di configurazione Colonna CLB = 48 frame Major Address

5 5 File binario contenente la configurazione della FPGA File binario contenente la configurazione della FPGA Composto da Composto da Comandi di configurazione Comandi di configurazione Dati di configurazione Dati di configurazione Struttura Struttura Bitstream

6 6 La FPGA viene riconfigurata solo in parte La FPGA viene riconfigurata solo in parte Riduzione dei tempi di riconfigurazione Riduzione dei tempi di riconfigurazione Possibilità di realizzare sistemi complessi attraverso divisione in moduli Possibilità di realizzare sistemi complessi attraverso divisione in moduli Due approcci Due approcci Module based Module based Difference based Difference based Riconfigurazione Parziale

7 7 Funzionalità dello strumento: Analisi passiva Analisi passiva Analisi attiva Analisi attiva Implementazione originale: analisi del file mediante funzione di parsing Implementazione originale: analisi del file mediante funzione di parsing Bitstream Analysis Manipulation Tool

8 8 Il parser: flusso di esecuzione

9 9 Modifiche al programma Modifiche al programma Gestione errori Gestione errori Funzionalità aggiunte Funzionalità aggiunte Calcolo funzioni Calcolo funzioni Lettura frame Lettura frame Lettura colonne CLB Lettura colonne CLB Lettura LUT Lettura LUT Scrittura LUT Scrittura LUT Fasi del lavoro

10 10 Permettono di localizzare un componente nel bitstream Permettono di localizzare un componente nel bitstream Esempio: caso CLB Esempio: caso CLB Calcolo funzioni

11 11 Lettura frame Lettura frame Calcolo di MJA e MNA Calcolo di MJA e MNA Estrazione del frame voluto Estrazione del frame voluto Lettura colonna Lettura colonna Calcolo del MJA Calcolo del MJA Lettura di 48 frame consecutivi Lettura di 48 frame consecutivi (da MNA=0 a MNA=47) Lettura frame/colonna

12 12 Look-Up Table: implementa funzione combinatoria ad n ingressi Look-Up Table: implementa funzione combinatoria ad n ingressi Lettura LUT (1/2)

13 13 16 frame da leggere 16 frame da leggere Per ciascun frame Per ciascun frame Calcolo della posizione Calcolo della posizione del frame Lettura del frame Lettura del frame Estrazione della parola Estrazione della parola contenente il bit Lettura del bit Lettura del bit Lettura LUT (2/2)

14 14 Per ciascun frame Calcolo della posizione Calcolo della posizione del frame Lettura del frame Lettura del frame Estrazione della parola Estrazione della parola contenente il bit Lettura del bit originale Lettura del bit originale e sostituzione del nuovo bit Scrittura LUT

15 15 Possibili applicazioni Possibili applicazioni Approccio difference based alla riconfigurazione parziale Approccio difference based alla riconfigurazione parziale Analisi struttura bitstream Analisi struttura bitstream Individuazione errori Individuazione errori Correzione di componenti logici mal configurati Correzione di componenti logici mal configurati Lavori futuri Lavori futuri Lettura di frame/colonne IOB e RAM Lettura di frame/colonne IOB e RAM Lettura e modifica di blocchi SRAM Lettura e modifica di blocchi SRAM Conclusioni

16 16 Fine Presentazione