C.S.E.3.1 COSTRUZIONI E STRUMENTAZIONE ELETTRONICHE Lezione n° 3 ECLECL Considerazioni sulle interconnessioniConsiderazioni sulle interconnessioni CostiCosti.

Presentazione sul tema: "C.S.E.3.1 COSTRUZIONI E STRUMENTAZIONE ELETTRONICHE Lezione n° 3 ECLECL Considerazioni sulle interconnessioniConsiderazioni sulle interconnessioni CostiCosti."— Transcript della presentazione:

1 C.S.E.3.1 COSTRUZIONI E STRUMENTAZIONE ELETTRONICHE Lezione n° 3 ECLECL Considerazioni sulle interconnessioniConsiderazioni sulle interconnessioni CostiCosti Tecniche di PackagingTecniche di Packaging

2 C.S.E.3.2 Richiami Costanti concentrate – Costanti distribuiteCostanti concentrate – Costanti distribuite Ritardo di propagazioneRitardo di propagazione Lunghezza efficaceLunghezza efficace Influenza del PACKAGING sul PCBInfluenza del PACKAGING sul PCB –Evoluzione del PACKAGING –Trough-Hole (Fori passanti) –Surface Mount (Montaggio superficiale) –Multi-Chip Module (MCM)

3 C.S.E.3.3 ECL Logica ECLLogica ECL –Amplificatore differenziale –Caratteristiche di trasferimento di corrente e di tensione –Amplificazione a modo comune e a modo differenziale –Circuito base per logica ECL

4 C.S.E.3.4 Richiami Transistore multiemettitoreTransistore multiemettitore Pilotaggio di carichi capacitiviPilotaggio di carichi capacitivi Stadio d’uscita TOTEM-POLEStadio d’uscita TOTEM-POLE Porta NAND TTL StandardPorta NAND TTL Standard Porta Tri StatePorta Tri State Tempo di StorageTempo di Storage Transistore SchottkyTransistore Schottky TTL Low-power SchottkyTTL Low-power Schottky

5 C.S.E.3.5 Osservazioni Per realizzare una porta logica è necessario disporre di un inverterPer realizzare una porta logica è necessario disporre di un inverter La caratteristica dell’inverter presenta due zone ad amplificazione nulla e una a forte amplificazioneLa caratteristica dell’inverter presenta due zone ad amplificazione nulla e una a forte amplificazione Per avere un inverter “veloce” è necessario eliminare T storagePer avere un inverter “veloce” è necessario eliminare T storage Per evitare T s è necessario che nessuna delle due zone ad amplificazione nulla comporti che il BJT sia in saturazionePer evitare T s è necessario che nessuna delle due zone ad amplificazione nulla comporti che il BJT sia in saturazione

6 C.S.E.3.6 Caratteristica dell’inverter 5 0 5 A Amplificazione nulla B C Forte Amplificazione VIVI VUVU nulla ViVi VuVu

7 C.S.E.3.7 Amplificatore Differenziale SchemaSchema V BE1 R C1 R C2  V1V1 ++  V BE2 ++ V2V2 ++ I EE V u2 V u1 ++   V CC

8 C.S.E.3.8 Modello di Ebers-Moll 1 BJT p n p V EB  + +  V CB E B C V EB  + +  V CB E B C IEIE ICIC IBIB I ED  F I ED I CD  R I CD  F I ED  R I CD I ED I CD IEIE ICIC IBIB

9 C.S.E.3.9 Modello di Ebers-Moll 2 BJT n p n V EB  + +  V CB E B C V EB  ++  V CB E B C IEIE ICIC IBIB I ED  F I ED I CD  R I CD  F I ED  R I CD I ED I CD IEIE ICIC IBIB

10 C.S.E.3.10 Equazioni 1 Si ha:Si ha: V BE1 R C1 R C2  V1V1 ++  V BE2 ++ V2V2 ++ I EE V CC

11 C.S.E.3.11 Equazioni 2 Dividendo perDividendo per

12 C.S.E.3.12 Caratteristiche 1 Caratteristica di trasferimento I C1 /I EE e I C2 /I EE vs V d /V TCaratteristica di trasferimento I C1 /I EE e I C2 /I EE vs V d /V T

13 C.S.E.3.13 Caratteristiche 2 Caratteristica di trasferimento V U1 e V U2 vs V dCaratteristica di trasferimento V U1 e V U2 vs V d

14 C.S.E.3.14 Osservazioni Zona lineare fra +2V T e –2V TZona lineare fra +2V T e –2V T Amplificazione, anche non lineare,Amplificazione, anche non lineare, fra +4V T e –4V T Due zone ad amplificazione nullaDue zone ad amplificazione nulla –Per V d > +4V T e per V d +4V T e per V d < - 4V T Le zone ad amplificazione nulla non comportano obbligatoriamente che un BJT sia in saturazioneLe zone ad amplificazione nulla non comportano obbligatoriamente che un BJT sia in saturazione

15 C.S.E.3.15 Zona lineare  2V T  2V T V BE1 R C1 R C2  V1V1 ++  V BE2 ++ V2V2 ++ RERE V u2 V u1 ++   V CC E

16 C.S.E.3.16 Amplificazione differenziale V 1 =V d /2 e V 2 =-V d /2V 1 =V d /2 e V 2 =-V d /2 Il punto E è un punto di massa virtualeIl punto E è un punto di massa virtuale +  h ie RCRC V d /2 ++ V u1 ibib +  h fe i b

17 C.S.E.3.17 Amplificazione a modo comune (1) Raddoppio di R ERaddoppio di R E V BE1 R C1 R C2  V1V1 ++  V BE2 ++ V2V2 ++ 2R E V u2 V u1 ++   V CC 2R E

18 C.S.E.3.18 Amplificazione a modo comune (2) V 1 =V 2 =V cV 1 =V 2 =V c h ie RCRC VcVc ++ V u1 ibib +  h fe i b 2R E

19 C.S.E.3.19 Osservazioni Ottima reiezione degli effetti della temperaturaOttima reiezione degli effetti della temperatura Accoppiamento in continuaAccoppiamento in continua Parametro di bontà CMRRParametro di bontà CMRR Per aumentare CMRR è necessario aumentare R EPer aumentare CMRR è necessario aumentare R E –Impiego di carico dinamico fatto con specchio di corrente

20 C.S.E.3.20 NOR/OR ECL RCRC RCRC BVRVR I EE Y2Y2 V CC V EE A Y1Y1 A B Y1Y1 Y2Y2

21 C.S.E.3.21 Osservazioni L’amplificatore differenziale è utilizzato nelle zone ad amplificazione nullaL’amplificatore differenziale è utilizzato nelle zone ad amplificazione nulla Il generatore di corrente può essere sostituito da una resistenza (CMRR non ha importanza)Il generatore di corrente può essere sostituito da una resistenza (CMRR non ha importanza) Deve essere dimensionato in modo da evitare che i transistori vadano in saturazioneDeve essere dimensionato in modo da evitare che i transistori vadano in saturazione

22 C.S.E.3.22 Inverter/Buffer ECL Per Q2 interdetto e V i = V Y1 si ha:Per Q2 interdetto e V i = V Y1 si ha:

23 C.S.E.3.23 Osservazioni L’introduzione di Q 3 e Q 4 è dovuta alla necessità di poter pilotare carichi di basso valore (adattamento d’impedenza a 50  )L’introduzione di Q 3 e Q 4 è dovuta alla necessità di poter pilotare carichi di basso valore (adattamento d’impedenza a 50  ) Q 3 e Q 4 consentono il corretto funzionamento (evitano la saturazione di Q 1 e Q 2 )Q 3 e Q 4 consentono il corretto funzionamento (evitano la saturazione di Q 1 e Q 2 ) Il segnale d’ingresso può variare fra il valore massimo V Y1 e quello minimo V Y2Il segnale d’ingresso può variare fra il valore massimo V Y1 e quello minimo V Y2

24 C.S.E.3.24 Scelta di V R V i varia fra V Y1 e V Y2V i varia fra V Y1 e V Y2 V R valor medio di V iV R valor medio di V i

25 C.S.E.3.25 Tensioni d’uscita Per i due possibili valori di Vi si ha:Per i due possibili valori di Vi si ha: 0 Q1 RC1 220 RC2 220 Q2 RE779 Vcc 5.2V Q3 Q4 VR Vi Y1 Y2 Per Vi = 4.5 V Per Vi = 3.42 V

26 C.S.E.3.26 Simmetrizzazione delle uscite Per far sì che sia V Y1min = V Y2min si varia R C2Per far sì che sia V Y1min = V Y2min si varia R C2 Per Vi = 3.42 V

27 C.S.E.3.27 Tensione di riferimento Per generare la VR si utilizza lo schema seguentePer generare la VR si utilizza lo schema seguente

28 C.S.E.3.28 Effetti della temperatura Per compensare gli effetti della temperatura sulla V BE si introducono due diodi in serie a R 5Per compensare gli effetti della temperatura sulla V BE si introducono due diodi in serie a R 5

29 C.S.E.3.29 Alimentazione negativa Si riferisce a massa il terminale positivo d’alimentazioneSi riferisce a massa il terminale positivo d’alimentazione Riduzione degli effetti dei disturbi presenti sull’alimentazioneRiduzione degli effetti dei disturbi presenti sull’alimentazione Riduzione degli spike di assorbimento sull’alimentazioneRiduzione degli spike di assorbimento sull’alimentazione Tensioni d’ingresso e d’uscita più vicine allo 0Tensioni d’ingresso e d’uscita più vicine allo 0

30 C.S.E.3.30 NOR/OR ECL (serie 10000)

31 C.S.E.3.31 Caratteristica di trasferimento In base allo schema precedente si ha:In base allo schema precedente si ha: VIVI VuVu -1.34-1.24-1.14 -0.7 -1.78

32 C.S.E.3.32 Margini di rumore Si ha:Si ha: I bassi margini di rumore sono dovuti alla bassa escursione di VU (ridotto swing)I bassi margini di rumore sono dovuti alla bassa escursione di VU (ridotto swing) La bassa escursione è dovuta all’esigenza di un alta velocitàLa bassa escursione è dovuta all’esigenza di un alta velocità

33 C.S.E.3.33 Glossario PCBPrinted Circuits BoardPCBPrinted Circuits Board PWBPrinted Wiring BoardPWBPrinted Wiring Board BGABall Grid ArrayBGABall Grid Array CPSChip Scale PaccagingCPSChip Scale Paccaging COBChip On BoardCOBChip On Board HDIHigh Density InterconnectionsHDIHigh Density Interconnections SMTSurface Mount TechnologySMTSurface Mount Technology MCMMulti Chip ModulesMCMMulti Chip Modules

34 C.S.E.3.34 Esempio di Evoluzione

35 C.S.E.3.35 Gerarchia delle Interconnessioni 1 A)Componenti attivi o passivi “nudi” non incapsulatiA)Componenti attivi o passivi “nudi” non incapsulati BJT, Chip, Resistenze, CapacitàBJT, Chip, Resistenze, Capacità B) Componenti attivi o passivi “impacchettati”B) Componenti attivi o passivi “impacchettati” Sia con contenitore plastico (DIP, TSOP, QFP, etc.), sia ceramicoSia con contenitore plastico (DIP, TSOP, QFP, etc.), sia ceramico C)Substrato di interconnessione di componenti nudiC)Substrato di interconnessione di componenti nudi Multi Chip Module (MCM), Chip on Board (COB)Multi Chip Module (MCM), Chip on Board (COB) D)Comprende tutti i tipi di substrati utilizzati per interconnettere Componenti impacchettatiD)Comprende tutti i tipi di substrati utilizzati per interconnettere Componenti impacchettati Tutti i tipi di PCB sia rigidi che flessibiliTutti i tipi di PCB sia rigidi che flessibili

36 C.S.E.3.36 Gerarchia delle Interconnessioni 2 E)Sistemi di interconnessione, mediante board, di PCBE)Sistemi di interconnessione, mediante board, di PCB Non sono presenti su tali board dei componenti singoliNon sono presenti su tali board dei componenti singoli F)Sistemi di interconnessione fra schedeF)Sistemi di interconnessione fra schede Power distribution, Cavi RF, Coaasiali, Fibre ottichePower distribution, Cavi RF, Coaasiali, Fibre ottiche G)Intero sistema, comprensivo di struttura meccanicaG)Intero sistema, comprensivo di struttura meccanica Rack, sistemi di controlli della temperaturaRack, sistemi di controlli della temperatura H)Intero sistema integratoH)Intero sistema integrato Comprende più Rack, Box, sistemi ausiliariComprende più Rack, Box, sistemi ausiliari