Docente: Dott. Stefano MARSI

Presentazione sul tema: "Docente: Dott. Stefano MARSI"— Transcript della presentazione:

1 Docente: Dott. Stefano MARSI
Elettronica 2 FPGA Sviluppo di circuiti logici su dispositivi programmabili

2 Durata del corso Il corso dura complessivamente 6 settimane (fino al 31 ottobre circa) Per la laurea TRIENNALE e SPECIALISTICA Il corso copre 1/2 modulo ( 3 CFU) nella II parte del primo trimestre un altro 1/2 modulo sara’ coperto da Elettronica III (Carrato))

3 Cosa e’ richiesto all’ Universita’
Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

4 Cosa e’ richiesto all’ Universita’
Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

5 Com’e’ strutturato il corso
Il Corso e’ fondamentalmente a carattere pratico Poche lezioni teoriche Diverse esercitazioni pomeridiane di laboratorio Utilizzo di materiale didattico all’avanguardia Circuiti programmabili Schede di sviluppo Software Sala calcolatri Eventuale disponibilita’ gratuita del software agli studenti.

6 Cosa e’ richiesto all’ Universita’
Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

7 Com’e’ strutturato il corso
La frequenza del corso e delle esercitazioni garantisce il superamento dell’esame con esito positivo Se la frequenza e’ stata globale NON ci saranno ne’ temi scritti ne’ appelli orali Il voto finale sara’ funzione: dei risultati conseguiti durante il corso dell’impegno dimostrato durante le esercitazioni dell’ interesse manifestato nelle tematiche trattate Nel caso di frequenza “saltuaria” l’esame dovra’ essere integrato con opportune prove scritte e/o orali. L’esame con esito positivo NON e’ ripetibile!

8 Cosa e’ richiesto all’ Universita’
Creare dei validi TECNICI in grado di utilizzare le moderne tecnologie Evitare gli abbandoni ed i fuori-corso ed incrementare il numero degli studenti che terminano regolarmente gli Studi Dare agli studenti una preparazione professionale che li introduca al futuro ambiente di lavoro (mediante stage, tirocinii ed altro)

9 Com’e’ strutturato il corso
Verra’ ricreato un moderno ambiente di Lavoro Verranno realizzati dei GRUPPI DI LAVORO composti da due o tre studenti Detti gruppi verranno istituiti “d’ufficio” senza tener conto di eventuali “amicizie, corregionalita’, impegni omologhi ecc… Viene richiesto lo svolgimento di un “lavoro di squadra” Una parte dei risultati conseguiti (ed i conseguenti voti) saranno di tipo COMPARATIVO

10 Com’e’ strutturato il corso
All’atto pratico come si svolgera’ il corso: 25 Ore di lezioni in aula per illustrare: la struttura dei moderni circuiti programmabili la struttura di una versatile scheda di sviluppo il funzionamento di un opportuno tool di sviluppo Il tutto corredato di dimostrazioni pratiche Un giorno a settimana sara’ dedicato a svolgere in modo autonomo un’esercitazione guidata (con supervisione). Il laboratorio rimarra’ a disposizione degli studenti durante i normali orari d’ufficio (senza supervisione) In ulteriori 2 ore verra’ sviluppato un progetto ex-novo (che verra’ valutato ai fini del voto finale)

11 Com’e’ strutturato il corso
Concorrera’ alla definizione del voto: Una opportuna dimostrazione funzionale del corretto funzionamento del dispositivo in tempo reale La stesura (a posteriori) di una buona relazione NON prolissa Ben documentata Scritta con opportuna proprieta’ di linguaggio ed in modo scientificamente corretto. La relazione dovra’ essere presentata entro e non oltre 5 giorni dalla data dell’esercitazione. A fine corso ogni gruppo definira’ concordemente col docente un progetto finale nel quale far convergere le conoscenze acquisite.

12 Premio di studio Al miglior progetto sviluppato verra’ assegnato:
Un attestato Un premio (iscrizione all’ IEEE)

13 Orario del Corso Per le prime due settimane: Per altre tre settimene:
Lezioni Lunedi’ dalle 8 alle 10 (e lunedi’ pomeriggio ?) Lezioni il Venerdi’ dalle 8 alle 11 Per altre tre settimene: Lezione il Lunedi’ ed il Venerdi’ mattina Laboratorio guidato il Lunedi’ pomeriggio Laboratorio autonomo il (Martedi’ mattina dalle 8 alle 11 ???) L’ultima settimana: Eventuale recupero Laboratorio autonomo il Martedi’ mattina

14 OBIETTIVI FORMATIVI Conoscenza della struttura di moderni circuiti programmabili Approfondimento della struttura di un moderno tool di sviluppo e degli strumenti a disposizione del progettista Applicazioni pratiche su di un versatile e moderno ambiente di sviluppo Conoscenza specifica di una scheda di sviluppo per il test di architetture in tempo reale (Board XESS) Conoscenze di base del linguaggio VHDL

15 PREREQUISITI consigliati
Algebra booleana Basi di elettronica digitale (porte logiche, flip flop, ecc...) Macchine a stati finiti Circuiti logici asincroni e sincroni Dimestichezza nell’uso di un PC

16 MATERIALE didattico Materiali strettamente legati al corso:
Materiali inerenti i circuiti programmabili ed il tool di sviluppo Materiali inerenti la scheda adottata Mailing lists: una specifica al corso di Elettronica (Italiano) una dedicata agli sviluppatori su schede xess (Inglese)

17 MATERIALE didattico Il corso e’ stato parzialmente supportato dal programma

18 XSA-50 Board from Xess Corp.

19 Software for Labs V6.2.03 i ISE Software CORE Generator
Design Entry XST Synthesis Implementation Simulation (MXE-II) iMPACT Programmer CORE Generator Parameterizable Cores StateCAD/State Bencher State Machine Design HDL Bencher Test Bench Generation Project Navigator is now the common front end for all the ISE products, including ISE Alliance. Project Navigator is a robust and easy-to-use GUI driven design management environment that lets you see what files are involved in your design, what stages the design has already gone through, and what steps are left to completion. Project Navigator quickly and easily automates the programmable design flow. ISE 4.2i is the first programmable design software supporting Linux. Using Linux RedHat version 7.2 with the WINE applications layer, customers now have expanded operating system options. ISE 4.2i Linux is available for ISE Foundation and ISE Alliance and includes the command line implementation tools only. Future versions of ISE will include more design tools and native Linux support in 2003.

20 Software for Students FREE ISE WebPACK™
Downloadable desktop solution HDL / ABEL synthesis & simulation JTAG and 3rd party EDA support Supports all Xilinx CPLD families, Spartan II, next generation Spartan, and Virtex E/Virtex II (up to 300K gates) Xilinx Student Edition – v6.2i XSE Accepts VHDL, Verilog & standard netlists Fitting and timing reports Supports all Xilinx CPLD families, Spartan II, next generation Spartan, and Virtex E/Virtex II (up to 300K gates) The online software solutions from Xilinx consist of ISE WebPACK, the downloadable desktop solution, and the WebFITTER, the industry’s only online PLD design and evaluation tool! The online solutions provide support for Xilinx’ leading product families. The online products have removed the barriers of using programmable logic and provide the best solutions to our existing and new customers.

21 Xilinx Student Edition v6.2i
Includes v6.2i ISE for students’ computers VHDL and Verilog synthesis with XST Includes CPLDs (XC9500, CoolRunner-II) and FPGAs (Spartan-II/E, Virtex(E), Virtex-II, Virtex-II Pro) up to 300K gates Sold through university bookstores. Also available at and Bundled with Xilinx Design Series or $55 stand alone New Web Pack Software - free download VHDL, Verilog Note: Xilinx student edition software is for student’s personal use and not to be installed in university labs

22 Xilinx Design Series from Prentice Hall
Logic and Computer Design Fundamentals Morris Mano and Charles Kime Digital Design Principles and Practices (3rd Ed) John Wakerly Modeling, Synthesis and Rapid Prototyping Using the Verilog HDL By: Michael Ciletti Introductory VHDL: From Simulation to Synthesis, 1/e Sudhakar Yalamanchili

23 Xilinx Design Series from Prentice Hall
Digital Electronics Laboratory Experiments Using the Xilinx XC95108 CPLD with Xilinx Foundation: Design and Simulation Software, 1/e James W. Stewart ,Chao-Ying Wang, both of DeVry Institute of Technology Digital Electronics with PLD Integration, 1/e Nigel P. Cook

24 XUP URL: university.xilinx.com

25 Xilinx University Resource Center
Hosted by Michigan State University Professor Resources Teaching Materials Support Texts Student Resources Tutorials Project Examples General Resources Hardware/Software Online Support Discussion Forum FAQ’s support

26 http://support.xilinx.com The Most Up-to-Date
Information on Xilinx Products Forums Database search techXclusives Software Updates Problem Solvers Software Manuals Web Case for Professors

27 Virtex-II - Platform FPGA for Multiple Applications
Density: 40K to 8M gates Memory: up to 3 Mbits Xcite: Digitally Controlled Impedance On-Chip clock generation 16 Global Clocks Embedded High-Speed Multipliers FPGA are ideal platforms for DSP applications. The 10 million gates Virtex-II architecture provides tremendous parallel processing capabilities. The result is up to 100 times higher performance than traditional programmable DSP solutions. Based on these extreme bandwidth capabilities, we have branded this as our XtremeDSP solution. Platform FPGAs offer a single platform that can address nearly any application. Three applications examples include processing, DSP and Connectivity capabilities. Embedded PowerPC processors, CoreConnect Buses, and related controllers and interfaces extends FPGA applications into embedded systems. We call this our Empower! Processing solution. The flexibility of FPGAs to interconnect varying I/O standards has proven to be extremely valuable for systems integration. With the emergence of high bandwidth parallel and serial busses, IO interfaces are requiring even more complex cores and very high performance physical interface layers. Platform FPGAs offer very important connnectivity and bridging between these emerging and traditional standards. This technology is called our SystemIO Interface technology. DSP Platform Processing Platform Connectivity Platform XtremeDSPTM Solution Empower!TM Processing SystemIOTM Interfaces

28 Spartan-IIE . . . . . . . . . . . . On-Chip Memory
Distributed Memory Block Memory External Memory System Clock Management Digital Delay Lock Loops (DLLs) DLL IOB IOB DLL I O B R A M CLB . . . CLB R A M I O B . . . . . . I O B R A M R A M I O B . . . System Interfacing SelectI/O+TM Technology Support major I/O standards Logic & Routing Flexible logic implementation Vector Based Routing Internal 3-State bussing CLB CLB The basic CLB structure contains distributed RAM and performs basic logic functions. The device contains abundant routing resources including dedicated 3-state busses for higher utilization and higher performance. Vector based routing implementation provides consistent performance regardless of device size and direction. The four DLLs are used for on-chip and off-chip clock management. The block memory blocks are true-dual port synchronous RAM blocks with 4K bits each. The SelectI/O feature allows many different I/O standards to be implemented in the areas of chip-to-chip, chip-to-memory, and chip-to-backplane interfaces. The Spartan-IIE family supports multiple modes of configuration, providing maximum flexibility. The Spartan-IIE family is supported by an extensive library of Intellectual Property to help speed your design as well as a robust software platform to implement your designs. Xilinx also offers a wide array of Global Support and Services to help you work with Xilinx devices and software. All of these items will now be discussed in further detail. DLL IOB IOB DLL

29 On-Chip Verification ChipScope ILA System Diagram Target FPGA
with ILA cores USER FUNCTION Chipscope ILA USER FUNCTION ILA ILA PC running ChipScope USER FUNCTION ILA JTAG Control JTAG Connection MultiLINX Cable or Parallel Cable III Target Board

30 Computer Architecture
MicroBlaze Solution - MDK 2.1 Soft Processor Core 32-bit - Harvard Bus RISC Architecture Size: 900 Logic Cells Speed: 125 MHz, 82 D-MIPS 32 General Purpose Registers; 3 Operand Instruction Format IBM CoreConnnect Bus Standard Peripheral set Timer, Counter Arbiter UART, Interrupt controller, SPI GPIO, Watchdog timer External flash, SRAM interface GNU Development tools Demo Board from partners Sample applications

31 Digital Signal Processing
Simulink® DSP Modeling MATLAB® Automatic Translation Generate: - VHDL/Verilog - IP cores System Architect or DSP Designer FPGA Designer ISE® 5.1i Implementation & Verification XST® Leonardo Spectrum® Synplify® Synthesis Xilinx offers the most advanced tool suite for doing DSP design on FPGAs For the front-end, customers can use popular industry standards for developing DSP models and algorithms. From then on, Xilinx offers a complete front-to-back DSP design flow for FPGAs which includes System Generator v2.1, XST for synthesis and the industry’s best implementation tool suite ISE4.2i. Simulink DSP Systems modeled with System Generator can be translated into VHDL or Verilog for synthesis. Synthesis can be performed using third party tools from companies like Exemplar or Synplicity, or using XST whish is actually integrated into ISE. The benefit of this flow is that Professors, Researchers, and students that are not familiar with FPGAs can still use tools that they are familiar with (e.g. MATLAB and Simulink from Mathworks) and let Xilinx tools do the rest.