P-ILC 2007 Massimo Caccia Universita’ dell’Insubria & INFN Milano Trieste, 20 Settembre 2006.

Presentazione sul tema: "P-ILC 2007 Massimo Caccia Universita’ dell’Insubria & INFN Milano Trieste, 20 Settembre 2006."— Transcript della presentazione:

1 P-ILC 2007 Massimo Caccia Universita’ dell’Insubria & INFN Milano Trieste, 20 Settembre 2006

2 Il telescopio a strip (ROMA3 + Insubria per data taking di fine Luglio)  Basato su microstrip con - passo di 25  m (50  m di lettura) - dimensione 7x70 mm 2, - 128 canali/rivelatore, - Front end: VA1-IDEAs  predisposto per 6 doppietti (x,y)  configurazione attuale: 4x+2y  sul fascio alla BTF-Frascati a fine Luglio Noise ~ 2.5 ADC

3 4 3 2 Piano 1 4 3 2 Piano 1 Piano di rivelatore Evento vuoto: la massima altezza di impulso è inferiore a 10 conteggi ADC Evento di traccia: per ogni piano, si individuano strip con massima altezza di impulso superiore a 60 conteggi ADC Alcuni Event Display z

4 Distribuzione dei residui nel fit di tracce a 4 punti, dopo un allineamento preliminare dispersione dell’ordine di 25-30  m the show is going on…

5 Osservazioni e piano di lavoro:  la messa in opera del telescopio e’ stata rapida  l’allineamento del telescopio al fascio si e’ dimostrata tutt’altro che banale  un secondo test a LNF, con un sistema di posizionamento migliorato e l’integrazione del prototipo in tecnologia ¼ micron (MIMO-ROMA, gr. 5) e’ pianificata per Novembre  per il 2007:  completamento del telescopio (inclusi i ricambi!)  sviluppo degli algoritmi di allineamento e di tracciatura  definizione della funzione del telescopio alla BTF, evidenziando la complementarieta’ rispetto al telescopio di EUDET Simulazione della risoluzione a DESY (Praga) Dimostratore entro l’estate 2007

6 La scheda di acquisizione (attivita’ di progettazione essenzialmente di FE)

7 Immagine del primo prototipo di scheda, consegnata a fine Luglio:

8 Attivita’ al 7 Settembre (in occasione della conferenza telefonica mensile di EUDET):

9 Piano di lavoro:  attivazione interfaccia USB (Fe, Mi) – 10/2006  attivazione interfaccia VME (Fe) – 10/2006  interfacciamento sensore MIMOSA 5 (Fe, Mi) – Full transparent mode – entro 11/2006  Interfacciamento sensore M*2 (Fe, Mi) – entro l’anno  test della funzionalita’ di sparsificazione – altezza sopra soglia – entro l’anno  produzione di una scheda/sezione INFN – primavera 2007  analisi comparata di un algoritmo di segnale sopra soglia vs clusterizzazione – (Fe, Mi) primavera 2007  interfacciamento del sensore M*3 (baseline del telescopio “dimostratore” di EUDET) – (Fe, Mi, RM3) primavera 2007  integrazione di piu’ sensori M*3 (o MIMOSA 5) in una stessa sequenza di lettura (Fe, Mi) – entro l’estate  commissioning del telescopio “dimostratore” di EUDET a DESY – (Fe, Mi, RM3) entro l’estate

10 La DeepNWell domina l’area del pixel; funge da collettore ed ingloba i dispositivi PMOS necessari per poter integrare l’architettura di sparsificazione Rivelatori a pixel monolitici in tecnologia 130 nm obiettivo finale: implementazione di una architettura di sparsificazione in una tecnologia con D(eep)N-W(ell) (PV-BG) pre-existing know-how: PRIN03 (Pi, Pv, Bg, Tn, Ts), PRIN05, SLIM5 [Pi e Bg/Pv denominatori comuni]

11 Sottomissione SLIM5 (8/2006): ST013 matrice con lettura sequenziale Riduzione dispersione di soglia Riduzione disturbi digitali Sviluppo architettura di readout “B-factory- like” per tracciatore a MAPS in trigger livello I Continuous sparsified readout (very short bunch crossing time) Interfacciamento con memorie associative Future sottomissioni SLIM5, PRIN05 ST013 matrice con interfaccia verso memorie associative – lettura sparsificata, time stamping PRIN 2005, SLIM5 Sviluppo pixel e architettura di readout “ILC- like” per Vertex Detector a MAPS Sparsified readout nell’intervallo intertrain (200 ms) Constraints on pixel power and size (pulsed power) Sottomissione P-ILC (11/2006): ST013 micromatrice progettata secondo le specifiche di ILC Small size pixels Digital blocks for intertrain sparsified readout Sottomissione P-ILC 11/2007 ST013 matrice “full size” con lettura sparsificata “intertrain” 128 x 128 pixel; nucleo del finanziamento 2007 per PV; 30 kEUR P-ILC Attivita’ 2006 & 2007: SLIM5 vs P-ILC Incontro a Bg tra i rappresentanti di SLIM5 e P-ILC, in presenza della componente comune (Bg, PV) – termini della questione chiariti e possibili punti di collaborazione e mutuo beneficio resi espliciti (15/09/06)

12 Elementi chiave della progettazione del sensore prevista per Nov. 2006 Remove the shaper from the readout chain Area: 400 m 2 Power dissipation: 12 W/pixel Good noise (slightly less than 50 electrons) and baseline dispersion (about 40 electrons) performances Response to 800 electron pulse CELLA ANALOGICA

13 Schema a blocchi del circuito di sparsificazione  Token passing scheme, ereditato da pixel e strip di BTeV ed in via di sviluppo insieme a FNAL (UNO dei punti su cui la collaborazione con FNAL e’ in corso: la simulazione di dispositivi ed il test di strutture 3D sono gli altri..)  per una matrice 1000 x 1000 pixel: scansione di una riga in 125 ns tempo per “leggere” l’indirizzo temporale: 30 bit x 20 ns/bit = 600 ns

14 Rivelatori a pixel monolitici in tecnologia SOI (Silicon On Insulator) Integration of a fully depleted p + -n junction matrix and the readout electronics in a wafer bonded SOI substrate Detector  Handle wafer High resistive (> 4 k  cm, FZ) 400 µm thick conventional p + -n matrix Electronics  Device layer Low resistive (9-13  cm, CZ) 1.5 µm thick Standard CMOS technology Antonio Bulgheroni – Snowmass 2005

15 PROS Monolithic: no need of any hydridization and consequent thickness reduction Fully depleted: high SNR, high sensitivity Standard CMOS electronics: both type of transistors Custom technology: will never become obsolete CONTRA Non standard technology: requires dedicated process in non standard foundries Thermal budget: high temperature processes for the electronics parts clash against the low thermal budget required for high quality p + -n junctions. Low availability of SOI substrate: with detector grade handle wafer Vantaggi e svantaggi della tecnologia SOI

16 2005 200420032002 Phase 1: Technology definition Phase 2: Small area prototype Phase 3: Full area fully functional sensor Developed by the SUCIMA collaboration within a EC project for medical applications. US Patent Application no. PCT/IT2002/000700 investment of about 650 kEUR (full cost) design at AGH-Krakow, processing at IET-Warsaw, testing at AGH and INSUBRIA Sviluppo temporale del progetto ante P-ILC

17 Structure for technological parameter extraction Structure for electronics circuit characterization Detector prototypes (8x8 pixels) w/ and w/o charge injection pad. Layout del primo prototipo: Dimostrazione della possibilita’di rivelare particelle ionizzanti !

18 No dead area, preserved pitch Functionally independent quarter of the detector Produzione del prototipo finale: 128 x 128 pixel, passo 150  m  risposta a particelle ionizzanti provata  rendimento e stabilita’ di processo molto, molto bassa…  conclusione della “proof of principle” utilizzando “bassa” tecnologia a 3  m

19 Attivita’ sui sensori in tecnologia SOI in corso/in fieri:  In Europa: progetto esplorativo tra AGH/IET (design & processing) e Queen University @ Belfast (wafer bonding) [supervisione dei gruppi anglosassoni legati a LHC: Phil Allport, Mike Tyndall]  in US: progetto molto aggressivo tra FNAL e American Semiconductor [small business grant da 1 M$; obiettivo: primo sensore con matrice integrata e front- end entro al fine dell’anno; tecnologia 180 nm]. Alternativa alla tecnologia 3D in fase di sviluppo con MIT-Lincoln Labs  in Asia: progetto esplorativo tra KeK e OKI [non ne so molto..]  in Italia: proposta di collaborazione da parte di HAMAMATSU. Fase “zero” (piccole strutture di test a pixel singolo) realizzate a loro costo, come verifica della fattibilita’. Fase “uno”, consistente nella realizzazione di piccole matrici per la ottimizzazione del processo di impiantazione (no elettronica) con co- partecipazione dei costi (1/3 INFN, 2/3 HAMAMATSU), per un impegno da parte dell’INFN corrispondente a 40 kEUR per il 2007  Prin2006 (Pg, Pd, To, etc)

20 P-ILC 2007  consolidamento delle unita’ legate ai Pixel :  estensione alla calorimetria adronica, assumendo come photon detector i SiPhotoMultiplier (Roma 1, LNF)  estensione al Software (Lecce)  estensione alle attivita’ teoriche (coordinate da Firenze/Lnf: Daniele Dominici & Stefania De Curtis, Lia Pancheri); workshop ad Ottobre + Galileo FTE 2006FTE 2007 Milano3.13.4 ROMA III1.02.2 Ferrara1.02.0 Pavia3.04.5 Lecce (sw)% Corrado Gatto(Ric INFN) 80 Anna Mazzacane (dott.rando) 70 Giuseppina Terracciano (dr.rando) 70 Franco Garncagnolo 30

21 P-ILC 2007 - pixel Milano% Massimo Caccia, PA100 Chiara Cappellini, Assegnista50 Fabio Risigo, Assegnista50 Marcin Jastrzab, Ing. Elettronico, Borsista80 Andrea Castoldi, PA (POLIMI)20 Giacomo Langfelder, Dottorando (POLIMI)30 Servizio di off. meccanica10 Pavia% Valeria Speziali, PO50 Valerio Re, PA70 Lodovico Ratti, RU40 Massimo Manghisoni, RU80 Gianluca Traversi, RU60 Claudio Andreoli, assegnista100 Enrico Pozzato, dott.rando50 [Luigi Gaioni (EUDET)]100 Ferrara% Concezio Bozzi (Ric INFN) 30 A. Cotta-Ramusino (primo tecnologo) 15 Livio Piemontese (DR) 30 Luca Tomassetti (assegnista) 25 Davide Spazian (EUDET) 100 Roma 3% Toni Baroncelli (DR) 30 Eleuterio Spiriti (tecnologo) 50 Antonio Bulgheroni (assegnista) 70 Mlynarczyk Janusz (borsista) 70