Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.

Presentazione sul tema: "Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita."— Transcript della presentazione:

1 Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte di salita di X1 a partire dalla configurazione d’ingresso 00. Il risultato di ogni gara tra i due segnali è comunicato sul segnale Z quando si verifica la successiva configurazione di ingresso 00 ed è mantenuto durante tutta la gara successiva; si ha Z = 0, se il vincitore è stato X0, Z = 1, se il vincitore è stato X1. I segnali X0 e X1 non cambiano mai di valore contemporaneamente. La configurazione d’ingresso 11 è impossibile.

2 Diagramma degli stati primitivo XAD BCW 10,0 00,0 00,- 10,1 01,0 00,-00,1 01,1 00,1 01,1 10,1 Legenda: X0 X1, Z

3 Tabella degli stati primitiva 00011 10 AA, 0 B,0-,-X,0 BC,-B,0-,- CC,1W,1-,-D,1 DA,--,- D,1 WC,1W,1-,- XA, 0 -,- X,0 X0 X1

4 Tabella triangolare delle implicazioni Classi massime di compatibilità: [AX], B, [CW], D

5 Assegnazioni [AX]  α, [B]  β, [CW]  γ, [D]  δ 00011110 αα,0β,0-,-α,0 βγ,-β,0-,- γγ,1 -,-δ,1 δα,--,- δ,1 00011110 0000,001,0-,-00,0 0111,-01,0-,- 1111,1 -,-10,1 1000,--,- 10,1 

6 Sintesi delle funzioni combinatorie 00011110 0000,001,0--,-00,0 0111,-01,0--,- 1111,111,111,111,1--,---,-10,1 1000,---,---,---,-10,1 Y1 = !x1y2 + x0y1 + y1y2 Y2 = x1 + !x0y2 Z = y1y2 + x0y1

7 Schematico (Xilinx ISE 13.2)

8 Simulazioni Per le simulazioni funzionale (behavioral) e post-route vengono effettuate le seguenti operazioni, tutte ad intervalli di 15 ns l’una dall’altra: 1.X0 e X1 sono posti entrambi a 0; 2.X0 commuta a ‘1’; 3.X0 torna a ‘0’  fine della prima “gara”. In uscita il segnale Z vale ‘0’, ad indicare che l’ingresso che ha avuto un fronte di salita per primo è stato X0. 4.X1 commuta a ‘1’; 5.X1 torna a ‘0’  fine della seconda “gara”. In uscita abbiamo in valore ‘1’, ovvero il vincitore è stato X1; 6.X1 commuta nuovamente a ‘1’; 7.X1 torna a ‘0’  fine della terza “gara”. In uscita permane il valore ‘1’; 8.X0 commuta a ‘1’; 9.X0 torna a ‘0’  fine della quarta “gara”. In uscita abbiamo ‘0’ su Z, il vincitore è stato X0; 10.X0 commuta a ‘1’; 11.X0 torna a ‘0’  fine della quinta “gara”. In uscita permane ‘0’.

9 Simulazione funzionale

10 Simulazione post-route