A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni.

Presentazione sul tema: "A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni."— Transcript della presentazione:

1 A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni su soluzioni diverse Tecniche strutturate di minimizzazioneTecniche strutturate di minimizzazione Sintesi a due livelliSintesi a due livelli Sintesi a più di due livelliSintesi a più di due livelli Reti a più usciteReti a più uscite Fenomeni transitoriFenomeni transitori

2 A.S.E.12.2 Richiami Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali Concetto di minimizzazione (funzione costo)Concetto di minimizzazione (funzione costo) Sintesi ottimaSintesi ottima

3 A.S.E.12.3 Esempio di minimizzazione Data la funzione precedentemente vista:Data la funzione precedentemente vista: abcz 0001 0010 0101 0110 1001 1011 1101 1110 Si ha:00011110011 1111 a b, c

4 A.S.E.12.4 Condizioni non specificate »Può capitare che in particolari applicazioni alcune configurazioni degli ingressi non si possano verificare, quindi luscita per tali uscite non è specificata (Dont-Care Conditions ) »Se i dont care si considerano 0 si ottiene la prima funzione »Se i dont care si considerano 1 si ottiene la seconda funzione

5 A.S.E.12.5 Un cattivo esempio

6 A.S.E.12.6 Tecniche strutturate Il procedimento di sintesi per ispezione visiva si può utilizzare fino a 4 ÷ 5 variabiliIl procedimento di sintesi per ispezione visiva si può utilizzare fino a 4 ÷ 5 variabili Il procedimento di sintesi per ispezione visiva può essere anche descritto come processo formale strutturatoIl procedimento di sintesi per ispezione visiva può essere anche descritto come processo formale strutturato Metodo di Quine McCluskeyMetodo di Quine McCluskey Può essere tradotto in un programmaPuò essere tradotto in un programma La complessità del programma cresce in modo esponenziale con laumentare delle variabiliLa complessità del programma cresce in modo esponenziale con laumentare delle variabili I programmi attuali usano tecniche euristicheI programmi attuali usano tecniche euristiche

7 A.S.E.12.7 Livelli di logica Data una rete combinatoriaData una rete combinatoria DefinizioneDefinizione Livelli di logica della rete = numero MAX di blocchi base attraversati passando da un ingresso a una uscutaLivelli di logica della rete = numero MAX di blocchi base attraversati passando da un ingresso a una uscuta NOTANOTA La negazione degli ingressi non contaLa negazione degli ingressi non conta d b a c g y x 1 2 3 4

8 A.S.E.12.8 Sintesi a due livelli Le tecniche fin ora viste sono di sintesi a due livelliLe tecniche fin ora viste sono di sintesi a due livelli a z d c b

9 A.S.E.12.9 Sintesi a tre livelli Si usa un numero inferiore di porte e con meno ingressiSi usa un numero inferiore di porte e con meno ingressi a z d c b

10 A.S.E.12.10 Reti a più uscite Casi vistiCasi visti più ingressi una uscita più ingressi una uscita Tecniche di minimizzazione visteTecniche di minimizzazione viste Una sola uscitaUna sola uscita Casi frequenti nella praticaCasi frequenti nella pratica più ingressi più uscitepiù ingressi più uscite La minimizzazione delle singole uscite (separatamente) non garantisce la minimizzazione dellintera reteLa minimizzazione delle singole uscite (separatamente) non garantisce la minimizzazione dellintera rete Il procedimento di minimizzazione globale risulta molto complessoIl procedimento di minimizzazione globale risulta molto complesso

11 A.S.E.12.11 Esempio Rete a due usciteRete a due uscite zw zw

12 A.S.E.12.12 Transitori 1 Sistema idealeSistema ideale Le uscite commutano istantaneamente Nessun ritardo fra ingresso e uscita a z c b a z c b t

13 A.S.E.12.13 Transitori 2 Sistema realeSistema reale Le uscite commutano in ritardo a z c b a z c b t t t

14 A.S.E.12.14 Transitori 3 Sistema reale stilizzatoSistema reale stilizzato Le forme donda sono ideali Si conservano i ritardi a z c b a z c b t t t

15 A.S.E.12.15 Transizioni multiple su gli ingressi Possono dare luogo a glitchPossono dare luogo a glitch Transizione 010 111Transizione 010 111 a z c b a b c z a b c z 010011111010110111

16 A.S.E.12.16 Alee Statiche Transizione 011 010Transizione 011 010 Alea statica di 1Alea statica di 1 a z c b a b c x x y 011010 y z

17 A.S.E.12.17 Correzione Aggiungere implicanti per coprire gli 1 adiacentiAggiungere implicanti per coprire gli 1 adiacenti a z c b a b c x x y 011010 y z k k

18 A.S.E.12.18 Conclusioni Esempio di minimizzazioneEsempio di minimizzazione Or esclusivoOr esclusivo Tecniche strutturate di minimizzazioneTecniche strutturate di minimizzazione Sintesi a due livelliSintesi a due livelli Sintesi a più di due livelliSintesi a più di due livelli Reti a più usciteReti a più uscite Fenomeni transitoriFenomeni transitori Commutazioni multiple degli ingressiCommutazioni multiple degli ingressi Alee staticheAlee statiche