ARCHITETTURA DEI SISTEMI ELETTRONICI

Presentazione sul tema: "ARCHITETTURA DEI SISTEMI ELETTRONICI"— Transcript della presentazione:

1 ARCHITETTURA DEI SISTEMI ELETTRONICI
LEZIONE N° 17 Flip-Flop R-S Variabili di stato Flip-Flop R-S con abilitazione D Latch Temporizzazioni Architettura MASTER - SLAVE A.S.E.

2 Richiami Reti sequenziali Esempio concetto di memoria
anelli di reazione Esempio Flip-Flop R-S A.S.E.

3 Flip – Flop S-R alternativo
Q S R Q+ Q+ Q Q 1 - R Q S R Q Q t S Q R Q A.S.E.

4 Schema circuitale R S Q Q A.S.E.

5 Simbolo S Q R Q A.S.E.

6 Tabella delle funzioni (delle transizioni)
Stato successivo (Stato futuro) S R Q+ Q+ Q Q 1 - Stato Presente A.S.E.

7 Forme d’onda S R Q Q t A.S.E.

8 Variabili di stato La capacità di “memorizzazione è legata agli anelli di richiusura interni Variabili di stato Tante quante sono le richiusure “k” Stati interni 2k S Q R Q R’ Y A.S.E.

9 Altre rappresentazioni del F- F [S-R]
Q R R’ Y S Q R S Q Q Q R A.S.E.

10 Flip – Flop S – R con abilitazione
Tabella delle funzioni Schema R S Q Q Ck Ck S R Q+ Q+ x Q Q 1 - A.S.E.

11 Flip – Flop SR “cloccato” 2
A.S.E.

12 Flip – Flop D LATCH Per Ck = 1 Per Ck = 0
L’uscita Q segue l’ingresso D Per Ck = 0 L’uscita conserva lo stato precedente Tabella delle funzioni Schema Ck D Q+ x Q 1 D Q Q Ck A.S.E.

13 Tempi di propagazione A.S.E.

14 Temporizzazione schematica
A.S.E.

15 Durata minima dell’impulso 1
Forme d’onda di una rete combinatoria in t out t A.S.E.

16 Durata minima dell’impulso 2
Forme d’onda di un Flip – Flop SR S R t Q t Q t t A.S.E.

17 Durata minima dell’impulso 3
A.S.E.

18 Tempi di Setup e Hold 1 A.S.E.

19 Tempi di Setup e Hold 2 A.S.E.

20 Problema dell’instabilità
Presenza di anelli multipli A causa dei ritardi sulle porte le uscite oscillano R S 1 Q Ck A Q A.S.E.

21 Architettura MASTER - SLAVE
QM SS S Q RS R Q QM CkM CkS A.S.E.

22 Conclusioni Flip-Flop R-S Variabili di stato
Flip-Flop R-S con abilitazione Architettura MASTER - SLAVE A.S.E.