Transistor MOSFET Dispositivo a semiconduttore con tre terminali

Presentazione sul tema: "Transistor MOSFET Dispositivo a semiconduttore con tre terminali"— Transcript della presentazione:

1 Transistor MOSFET Dispositivo a semiconduttore con tre terminali
Tensione di input applicata al terminale gate gate Vin drain source Vin controlla la resistenza fra gli altri altri due terminali

2 Transistor n-MOS Transistor p-MOS
Condizioni di funzionamento in elettronica digitale: due sole possibilità Resistenza molto alta (106 ohm)  transistor spento Resistenza molto bassa (10 ohm)  transistor acceso Transistor n-MOS Vgs = 0  spento Vgs =VDD  acceso Transistor p-MOS Vgs = 0  spento Vgs = -VDD  acceso

3 L’invertitore CMOS  transistor Q2 spento  transistor Q1 acceso
1. VIN = VDD VDD VOUT VIN percorso di alta resistenza  tasto aperto VIN = VDD VOUT = 0 VDD percorso di bassa resistenza Vout spinto verso massa tasto chiuso

4

5

6 L’invertitore CMOS  transistor Q1 spento  transistor Q2 acceso
2. VIN = 0 VDD VOUT VIN percorso di bassa resistenza  tasto chiuso VIN = 0 VOUT=VDD VDD percorso di bassa resistenza Vout spinto verso VDD tasto aperto

7

8 Simboli alternativi per i transistor
VDD Vin Vout bolla di inversione acceso quando Vin è zero

9

10 Gate NAND CMOS Per un gate con n input usiamo 2n transistor

11

12

13 NAND CMOS: più input

14

15 Gate NOR CMOS

16 NAND e NOR a confronto NAND NOR
A parità di area di silicio, i transisor pmos sono più “deboli” dei transistor nmos NAND NOR Si preferiscono i gate NAND nella tecnologia CMOS

17 Fan-in Numero massimo di input che un gate può avere in una certa tecnologia Esempio: gate NAND a 3 input Le 3 resistenze si sommano in serie e Vout si può spostare significativamente da 0 V  numero di input limitato a ~ 6

18 Possibile soluzione: mettere in cascata gate con meno input

19  Gate non invertenti: AND
CMOS: i gate più semplici sono gli inverter i NAND e i NOR: Un’inversione logica è gratis Impossibile costruire gate non invertenti con meno transistor X Y NAND Z + inverter X Y Z 

20  Buffer non invertente inverter Z + inverter
 struttura non invertente detta buffer  Vdd Z A cosa serve? L’output di un gate può essere degradato su linee lunghe  segnale debole che si può avvicinare o violare il margine di rumore Il buffer rigenera il segnale  trasforma un segnale debole in un segnale forte

21 Comportamento elettrico dei circuiti CMOS

22 Caratteristica di trasferimento
VILmax VIHmin Margine di rumore: VIHmin – VILmax Sembra molto conservativo guardando questa caratteristica di trasferimento...

23 Margine di rumore: VIHmin – VILmax
Sembra molto conservativo guardando questa caratteristica di trasferimento... Caratteristica di trasferimento: dipende dalla tensione di alimentazione, dalla temperatura, carico e altri fattori a volte poco controllabili (ad es. inquinamento in fase di produzione)

24 Comportamento con carichi resistivi
Supponiamo che all’inverter sia collegato un carico resistivo VDD carico resistivo Carico modellato con due resistenze che formano un partitore Vin inverter

25 Circuito equivalente di Thevenin
Qualunque circuito a due terminali contenente solo generatori di tensione e resistenze può essere modellato da un equivalente di Thevenin formato da un singolo generatore con una resistenza in serie: Tensione di Thevenin: tensione a circuito aperto Resistenza di Thevenin: tensione di Thevenin divisa per la corrente di corto circuito VDD

26 Equivalente di Thevenin
partitore

27 equivalente di Thevenin
Vin Vout Vin Vout

28 Supponiamo che Vin = 0 Il transistor nmos è spento Il transistor pmos è acceso e forma un partitore con RThev VDD=5 V Vout=4.61 V Vin=0

29 VThev

30 Supponiamo che Vin = VDD
Il transistor pmos è spento Il transistor nmos è acceso e forma un partitore con RThev

31 Specificano il carico in termini di correnti
In realtà i costruttori non specificano le resistenze equivalenti dei transistor accesi Specificano il carico in termini di correnti Transistor n acceso Massima corrente IOLmax che l’output può assorbire garantendo Vout< VOLmax Transistor p acceso Massima corrente IOHmax che l’output può generara garantendo Vout> VOHmin Vin VDD VOLmax IOLmax corrente assorbita carico resistivo Inverter CMOS carico resistivo Inverter CMOS corrente generata VOHmin IOHmin

32 Comportamento con carichi resistivi nella realtà
Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain Corrente gate-drain e gate-source (leakage) molto bassa (~mA) Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input  per carichi CMOS, la caduta di tensione e la corrente sono trascurabili  per input TTL, LED, terminazioni o altri carichi resistici, la corrente e la caduta di tensione possono essere significative e devono essere quantificate.

33 Fanout Il fanout di un gate logico è il numero di input che il gate può pilotare senza eccedere le specifiche di carico del caso peggiore Esempio: gate CMOS pilotante input CMOS IOLmax = 0.02 mA (CMOS serie HC) La corrente di input massima che circola in un input CMOS è ± 1mA  il fanout nello stato LOW è 0.02 mA / 1mA = 20

34 Comportamento dinamico del CMOS
Il carico ac è diventato un fattore di progettazione critico quando l’industria è migrata a sistemi CMOS puri. Gli input CMOS hanno un’impedenza molto alta per cui il carico dc è trascurabile. Gli input CMOS, package e connessioni hanno una capacità significativa. Il tempo necessaio per caricare e scaricare la capacità è una componente rilevante del ritardo.

35 Tempi di transizione Comportamento ideale: un segnale di output cambia stato istantaneamente Comportamento reale: Tempo l’output di un circuito cambia in un tempo finito tr tf tr tf VIHmin VILmax HIGH LOW

36 Circuito per l’analisi del tempo di transizione
VDD carico equivalente per l’analisi del tempo di transizione Vout Vin

37 Transizione da alto a basso
A t = 0 Vout è alto  la capacità è carica VDD Se Vin = VDD, il transistor n è acceso La capacità si scarica attraverso Rn carico ac Vout Vin

38 Tempo di discesa esponenziale
Rp Rn 200  > 1 M > 1 M  Vout 5 V 0 V tempo 3.5 V 1.5 V tf t = RC costante di tempo Formula esponenziale, e-t/RC

39 Transizione da basso ad alto
A t = 0 Vout è zero  la capacità è scarica VDD Se Vin = 0 il transistor p è acceso La capacità carica attraverso Rp carico ac Vout Vin

40 Tempo di salita esponenziale
Rp Rn 200  > 1 M > 1 M  5 V 3.5 V Vout 1.5 V 0 V tempo tr

41 Caratteristiche del gate del transistor MOS e input dell’inverter
Indipendentemente dalla tensione del gate, il gate è isolato dal source e dal drain Corrente gate-drain e gate-source (leakage) molto bassa (~mA) Resistenza gate-altri terminali molto grande (> 1 MOhm) impedenza di input L’input di un inverter consuma pochissima corrente (solo la corrente di leakage): IIH massima corrente che entra nell’input nello stato HIGH IIL massima corrente che circola nell’input nello stato LOW