Processore,memoria, I/O

Presentazione sul tema: "Processore,memoria, I/O"— Transcript della presentazione:

1 Processore,memoria, I/O
Il livello logico Ram, Registro, Contatore Alu, Decoder Multiplexer Funzioni, variabili, espressioni Processore,memoria, I/O Livello architettonico Livello logico Livello fisico contatti, segnali e circuiti 18 ott 2000

2 Analisi e sintesi di reti combinatorie
introduzione: porte logiche e operatori logici 18 ott 2000

3 Introduzione Sintesi Analisi
Nella prima settimana del corso abbiamo introdotto il modello di comportamento e di struttura delle reti sequenziali (ad esempio il semaforo), e ne abbiamo descritto il funzionamento con il diagramma degli stati e la tabella di flusso Quindi ci siamo posti l’obiettivo di progettare una rete logica (cioè un sistema di elaborazione binario) che realizzasse il funzionamento descritto dalla t.d.f. A tal fine abbiamo codificato in binario gli stati interni, gli ingressi e le uscite della rete e abbiamo così potuto tradurre la tabella di flusso in tabella delle transizioni. La t.d.t. non è altro che un insieme di tabelle della verità che descrivono le funzioni combinatorie F e G (rispettivamente variabili di uscita e di stato futuro) Non resta ora che imparare a “fare la sintesi” cioè disegnare lo schema logico delle reti logiche combinatorie F e G assegnate con la tabella delle transizioni, dopodichè potremo completare il progetto della rete sequenziale disegnando i rami di retroazione sulla funzione G. A quel punto potremo verificare con il simulatore l’effettiva correttezza del nostro progetto Inoltre siamo in generale interessati a scoprire qual è il funzionamento di un rete sequenziale di cui conosciamo lo schema logico. Per prima cosa dobbiamo allora imparare “a fare l’analisi” cioè a scoprire la tabella della verità delle reti combinatorie F e G; solo a quel punto potremo puntare a disegnare il d.d.s. della rete e quindi a capirne il funzionamento Nei prossimi lucidi possiamo studieremo uno strumento matematico (l’algebra di commutazione) che ci consente di eseguire l’analisi e la sintesi di reti logiche combinatorie composte dagli operatori logici elementari AND, OR e NOT. Questi tre operatori costuituiscono un insieme di operatori funzionalmente completo: con essi cioè è possibile realizzare qualunque rete logica combinatoria. Sintesi Analisi 18 ott 2000

4 Premessa fondamentale allo studio delle reti combinatorie: l’approssimazione del modello
Il modello di comportamento delle reti logiche combinatorie mette in relazione le uscite con il valore degli ingressi nello stesso istante (F: I  U) Nel modello quindi si ipotizza implicitamente che il ritardo introdotto dalle reti combinatorie sia nullo. Questa è un’approssimazione del vero comportamento dei circuiti elettronici che realizzano reti combinatorie; infatti tutti i circuiti reali introducono un ritardo, per quanto piccolo. Estinto il ritardo, però, il comportamento del circuito elettronico è esattamente quello “modellato” dalla definizione della macchina combinatoria (F: I  U). Si può quindi affermare che il ritardo rappresenta un fenomeno transitorio, estinto il quale il modello della macchina combinatoria riflette il funzionamento del circuito elettronico Il funzionamento dopo il transitorio iniziale si chiama anche “funzionamento a regime” Le elaborazioni dei segnali binari svolte dai gate sono quelle assunte come primitive nell’ambito delle reti logiche (ricordare la slide precedente). Da qui in poi, partendo dal livello fisico, vedremo diverse strutture di interruttori, cioè gate, per ognuna costruiremo una prima tabella, detta degli esperimenti, che esprime la relazione causa-effetto fra segnali di azionamento e segnale d’uscita. Poi passeremo al livello logico, interpretando i segnali d’azionamento e d’uscita come segnali binari ed associando ai valori che essi possono assumere i simboli 0,1. Questo ci consentirà di passare dalla tabella degli esperimenti ad una seconda tabella che esprime l’elaborazione binaria elementare svolta dal gate che stiamo considerando. Quindi introdurremo sia il simbolo grafico sia il nome che vengono utilizzati nell’ambito del livello logico per rappresentare una disposizione di interruttori che svolge l’elaborazione binaria indicata nella seconda tabella. Notiamo che con questo procedimento, nel passaggio fra livello logico e fisico facciamo un’astrazione: introducendo un simbolo ed un nome che rappresentano un’elaborazione binaria elementare in maniera indipendente dalla realizzazione fisica. 18 ott 2000

5 Comportamento a regime e in transitorio dei circuiti combinatori
I nuovi valori dei segnali di ingresso di una rete combinatoria devono propagarsi all’interno della struttura prima di riuscire ad imporre al segnale d’uscita il valore che ad essi deve corrispondere. Ciò determina un comportamento in transitorio, che in generale sarà diverso da quello a regime. Il comportamento a regime è quello previsto dal modello. ingresso i Poniamoci ora il problema di stimare quanto dura il transitorio di una rete ? Dopo quanto tempo possiamo essere certi che si ha la situazione di regime ? uscita u comportamento in transitorio a regime 18 ott 2000

6 Altra premessa allo studio delle reti combinatorie: le porte logiche e gli operatori elementari
Gate o porta logica - Struttura formata da alcuni interruttori singolarmente azionabili dall’esterno e caratterizzata da un segnale di uscita il cui valore a regime dipende unicamente dai valori contemporanei dei segnali di azionamento degli interruttori. Operatore logico elementare: rete logica combinatoria “primitiva” cioè considerata non decomponibile (vedi principio di decomposizione delle reti logiche) Gli operatori logici elementari vengono assegnati mediante la relazione ingresso/uscita e vengono rappresentati con simboli che li identificano. Le elaborazioni dei segnali binari svolte dai gate sono quelle assunte come primitive nell’ambito delle reti logiche (ricordare la slide precedente). Da qui in poi, partendo dal livello fisico, vedremo diverse strutture di interruttori, cioè gate, per ognuna costruiremo una prima tabella, detta degli esperimenti, che esprime la relazione causa-effetto fra segnali di azionamento e segnale d’uscita. Poi passeremo al livello logico, interpretando i segnali d’azionamento e d’uscita come segnali binari ed associando ai valori che essi possono assumere i simboli 0,1. Questo ci consentirà di passare dalla tabella degli esperimenti ad una seconda tabella che esprime l’elaborazione binaria elementare svolta dal gate che stiamo considerando. Quindi introdurremo sia il simbolo grafico sia il nome che vengono utilizzati nell’ambito del livello logico per rappresentare una disposizione di interruttori che svolge l’elaborazione binaria indicata nella seconda tabella. Notiamo che con questo procedimento, nel passaggio fra livello logico e fisico facciamo un’astrazione: introducendo un simbolo ed un nome che rappresentano un’elaborazione binaria elementare in maniera indipendente dalla realizzazione fisica. Esempio: ecco i tre operatori logici elementari definiti nell’algebra di commutazione Ciascuno di essi viene realizzato con porte logiche chiamate con lo stesso nome L’operatore “or” L’operatore “not” L’operatore “and” 18 ott 2000

7 Esempio: il gate “not” elettronico e l’operatore logico “not”
Questo è l’operatore logico che useremo nei nostri progetti I U I U Con la codifica di Vi e Vu si ottiene la tabella della verità dell’operatore logico il quale agirà su variabili binarie + E Vi Vu 0 volt oppure +E volt Vi Vu E + E Questo è il gate Se Vi= E allora l’interruttore è chiuso 18 ott 2000

8 Velocità di commutazione: il ritardo del Not elettronico
Vi Vu causa: Vi tempo alta bassa DT1 DT2 I due ritardi sono misurati fra i punti al 50% della transizione; i due ritardi sono in genere diversi. effetto: Vu tempo alta bassa 18 ott 2000

9 Il ritardo sui fronti Il ritardo sui fronti di salita (tLH) e di discesa (tHL) è presente in ogni tipo di gate e varia in modo notevole da dispositivo a dispositivo. A causa della marcata differenza dei due valori, la durata di una situazione H o L in ingresso ad un gate è diversa dalla corrispondente situazione in uscita. A causa della “inerzia” del gate, un segnale di ingresso “impulsivo” e “troppo stretto” può non essere avvertito in uscita. Per la seconda frase vedi sulla dispensa 18 ott 2000

10 Il ritardo di propagazione
ritardo di propagazione: tp = max (tLH, tHL) tp Ritardo puro Dt < tp nessun effetto tp Ritardo inerziale Il modello del ritardo inerziale è il più vicino alla realtà Il ritardo puro (o matematico) è però più facile da simulare 18 ott 2000

11 Un modello più realistico per il gate
gate “reale” (o quasi) x1 x2 xn Simbolo grafico dell’operatore logico o gate “ideale” Z ritardo di propagazione z Z = F(x1, x2, .., xn) z(t) = Z(t-tp) N.B. - I Costruttori di famiglie logiche forniscono i valori minimo, nominale e massimo di t p L’operatore logico è una astrazione: esso descrive il funzionamento del gate ideale, a ritardo nullo; descrive cioè il funzionamento del gate a regime Il gate ha dunque un comportamento sequenziale: l’uscita all’istante t dipende dal valore degli ingressi all’istante t-tp! 18 ott 2000

12 La relazione ingresso/uscita e il simbolo grafico degli operatori logici AND e OR
I I U Tabella della verità Operatore logico AND Simbolo grafico I I U Tabella della verità Operatore logico OR Simbolo grafico 18 ott 2000

13 La relazione ingresso/uscita e il simbolo grafico dell’operatore NOT
I U Tabella della verità Operatore logico NOT Simbolo grafico In una diapositiva precedente abbiamo visto come può essere fatto un gate che realizza la funzione dell’operatore logico NOT con un interruttore elettronico Nei corsi di elettronica digitale si studieranno altre realizzazioni dello stesso gate, nonché diverse realizzazioni di gate che realizzano le funzioni degli operatori logici AND e OR Noi studieremo un metodo di analisi e sintesi di reti combinatorie composte da operatori logici AND OR e NOT perché questi operatori possono essere realizzati con porte logiche o gate elettronici, e perché, come vedremo, con questi operatori è possibile realizzare qualunque rete combinatoria (si dice che i tre operatori AND OR e NOT costituiscono un insieme di operatori logici funzionalmente completo) Nel prossimo lucido viene mostrato concettualmente come un AND e un OR possono essere realizzati utilizzando interruttori 18 ott 2000

14 I gate “and” e “or” realizzati con interruttori in serie
I1 I AB 0 0 0 1 0 0 0 1 0 1 1 1 {aperto = 0, chiuso = 1} {aperto = 1, chiuso = 0} I1 I2 AB 0 0 0 1 0 1 0 1 1 1 1 1 Il gate “or” Il gate “and” Due differenti astrazioni! Le due astrazioni differenti sono la logica positiva e negativa: SX: positiva DX: negativa Contatti in serie I I2 A B I1 I2 AB aperto aperto aperto aperto chiuso aperto chiuso aperto aperto chiuso chiuso chiuso 18 ott 2000

15 I gate “and” e “or” realizzati con interruttori in parallelo
{aperto = 0, chiuso = 1} I1 I2 AB 0 0 0 1 0 1 0 1 1 1 1 1 {aperto = 1, chiuso = 0} I1 I AB 0 0 0 1 0 0 0 1 0 1 1 1 Il gate “or” Il gate “and” Due differenti astrazioni! SX: positiva DX: positiva Contatti in parallelo I1 I2 A B I1 I2 AB aperto aperto aperto aperto chiuso chiuso chiuso aperto chiuso chiuso chiuso chiuso 18 ott 2000

16 Considerazioni sui due lucidi precedenti
Nelle due precedenti diapositive abbiamo mostrato concettualmente come un AND e un OR possono essere realizzati utilizzando interruttori Si noti che la funzione logica realizzata dipende dalla codifica: un AND in logica positiva è un OR in logica negativa e viceversa questo fatto è una conseguenza di un principio detto di “dualità” che vedremo successivamente 18 ott 2000

17 Analisi e sintesi di reti combinatorie
algebra della commutazione 18 ott 2000

18 Operatore logico combinatorio AND
Introduzione Nelle prossime diapositive studieremo uno strumento matematico (l’algebra di commutazione) che ci consente di eseguire l’analisi e la sintesi di reti logiche combinatorie composte dagli operatori logici elementari AND, OR e NOT. Questi tre operatori costuituiscono un insieme di operatori funzionalmente completo: con essi cioè è possibile realizzare qualunque rete logica combinatoria Trattandosi di operatori logici combinatori essi verranno considerati operatori con ritardo nullo Quando vorremo tener conto del ritardo introdotto da un operatore utilizzeremo il modello della diapositiva n. 11: disegneremo il ritardo  con un blocco specifico sull’uscita dell’operatore (oppure indicheremo il ritardo nell’operatore stesso) Operatore logico combinatorio AND  p AND con ritardo  p 18 ott 2000

19 Comportamento & Struttura di una rete logica combinatoria
? 0 0 0 ……..0 1 0 0 ……..0 0 1 0 ……..0 1 1 0 ……..0 0 0 1 ……..0 0 1 1 ……..1 1 1 1 ……..1 0 oppure 1 x1x2x3 … xn z = F(x1,.., xn) Tabella della verità x1 x2 x3 xn z Gk G3 G2 G1 Rete logica combinatoria Nell’algebra di comutazione i blocchi Gi sono AND OR e NOT sintesi Vediamo ora come usiamo i legami fra espressioni, funzioni e schemi logici per risolvere i problemi di base di sintesi ed analisi (da comportamento a struttura, da struttura a comportamento) Tabella della verità: scriviamo sotto funzione Rete logica: schema logico analisi 18 ott 2000

20 Algebra della commutazione
È un sistema matematico che consente di eseguire l’analisi e la sintesi di reti logiche combinatorie. L’algebra della commutazione consente infatti di passare dallo schema logico alla tabella della verità e viceversa L’algebra viene definita assegnando: gli operatori dell’algebra i simboli su cui gli operatori agiscono i postulati che definiscono il comportamento degli operatori Studiare l’algebra di commutazione significa studiare le proprietà dei suoi operatori al fine di imparare a manipolare, costruire e analizzare espressioni Vediamo alcuni importanti concetti dell’algebra di commutazione: C’è una corrispondenza biunivoca tra gli operatori dell’algebra di commutazione e gli operatori logici elementari AND OR e NOT 18 ott 2000

21 Definizione dei simboli e delle operazioni dell’algebra della commutazione
un’insieme di 3 operazioni un insieme di 2 simboli (0 e 1): questo insieme è l’alfabeto binario su cui le operazioni dell’algebra agiscono 1) Operazioni: somma logica (+) (4 postulati, diap. 22) prodotto logico (.) (4 postulati, diap. 23) complementazione (’) (2 postulati, diap.22) Le operazioni dell’algebra agiscono su costanti e variabili 2) Costanti: 0, 1 3) Variabili: simboli sostituibili o con 0 o con (segue) Vediamo alcuni importanti concetti dell’algebra di commutazione: 18 ott 2000

22 Postulati: Funzione: x z Realizzazione: 0’ = 1 0 1 z 1’ = 0 1 0 x
Definizione delle tre operazioni dell’algebra di commutazione e dei corrispondenti operatori logici Complementazione : z = x’ , z =x , z =  x Postulati: Funzione: x z Realizzazione: 0’ = z 1’ = x Operatore NOT Somma logica: z = x + y , z = x  y Postulati: Funzione: x y z Realizzazione: 0 + 0 = 0 + 1 = x 1 + 0 = z 1 + 1 = y Abbiamo visto le elaborazioni elementari svolte dai gate, quello che ora vogliamo fare è associare a queste elaborazioni delle operazioni su variabili binarie, che chiameremo operazioni logiche. A tal fine procediamo in questo modo: introduciamo prima l’operazione logica, che dovrà avere un simbolo ed una serie di postulati che la definiscono. Poi osserveremo che i postulati di definizione forniscono per tutte le le configurazioni degli operandi il valore del risultato dell’operazione. Quindi l’operazione logica è una funzione, il cui dominio è l’insieme delle configurazione degli operandi ed il codominio l’insieme (0,1). I postulati possono allora essere messi sotto forma di una tabella che definisce la funzione associata all’operatore. Poi , per ciascuna operazione logica, osserveremo che questa tabella coincide con la tabella dell’elaborazione binaria elementare svolta da un gate, e quindi affermeremo che il gate è la realizzazione dell’operazione logica. Operatore OR (segue) 18 ott 2000

23 Prodotto logico: z = x . y , z = xy , z = x  y
Postulati: Funzione: x y z Realizzazione: 0 . 0 = 0 . 1 = x 1 . 0 = z 1 . 1 = y Operatore logico AND C’è una corrispondenza biunivoca tra gli operatori logici NOT, OR, AND e le tre operazioni dell’algebra complementazione, somma logica e prodotto logico (rispettivamente rappresentate con i caratteri ‘ ) C’è una corrispondenza biunivoca tra ingressi dell’operatore logico e operandi dell’operazione algebrica C’è una corrispondenza biunivoca tra l’uscita dell’operatore logico e il risultato dell’operazione algebrica (segue) 18 ott 2000

24 Giustificazione delle prossime diapositive
L’algebra della commutazione è il ponte tra la struttura della rete combinatoria e la descrizione del suo comportamento (cioè della relazione tra ingressi e uscita) rappresenteremo la struttura con il suo schema logico rappresenteremo la relazione ingressi/uscita (cioè il comportamento) sotto forma di funzione binaria di variabili binarie Per fare l’analisi assoceremo a ogni schema logico una espressione dell’algebra e di lì passeremo alla funzione con un procedimento detto “valutazione dell’espressione” Per fare la sintesi impareremo a determinare una espressione dell’algebra che “descriva la funzione” da sintetizzare e quindi impareremo a disegnare lo schema logico corrispondente all’espressione trovata Dobbiamo quindi definire i seguenti oggetti e le relative proprietà: l’espressione dell’algebra la funzione binaria di variabili binarie lo schema logico dobbiamo inoltre: imparare a passare dallo schema logico all’espressione e viceversa studiare il procedimento di valutazione delle espressioni imparare a descrivere le funzioni (ad esempio con la tabella della verità) Sintesi Analisi 18 ott 2000

25 Definizione di espressione dell’algebra di commutazione
Espressione: - Stringa finita di costanti, variabili, operatori e parentesi, formata in accordo con le seguenti regole: 1) 0 e 1 sono espressioni 2) una variabile è una espressione 3) se A è un’espressione, lo sono anche (A’) e A’ 4) se A, B sono espressioni, lo sono anche (A+B), (A.B) Esempi: a+(b.c) a + bc a’.b (a+b)’ a’b ab’ L’operazione di prodotto è prioritaria rispetto alla somma e non è obbligatorio racchiuderla tra parentesi. La notazione AB indica A.B Le parentesi sono obbligatorie solo se omettendole cambia l’ordine in cui le operazioni sono applicate agli operandi La complementazione è più priritaria far le operazioni, poi iil prodotto è più priritario della somma. 18 ott 2000

26 Definizione di Funzione completamente specificata
Una Funzione completamente specificata di n variabili binarie z=F(x1, x2, …, xn) è l’insieme di tutte le 2n coppie ordinate x,z  x  Bn, z  B formate da una configurazione di valori delle n variabili indipendenti xi e dal corrispondente valore della variabile dipendente z. Una funzione può essere descritta in diversi modi, come, ad esempio: Con la tabella della verità con le mappe di Karnaugh X2 X1 X0 Z 1 00 01 11 10 x2 x1 x0 z Fare l’esempio di una funzione di 3 variabili. Perché le funzioni sono 2^(2^n): perché per ogni configurazione di valori delle variabili indipendenti bisogna assegnare un valore (0,1); quindi noi abbiamo da assegnare 2^n valori, ciascuno può essere 0,1: possiamo vedere questo insieme di valori come una stringa di 2^n bit, che hanno 2^(2^n) possibili configurazioni. Due rappresentazioni equivalenti della stessa funzione z = F(x2, x1, x0) 18 ott 2000

27 Descrizione di una funzione mediante Tabella della verità
La Tabella della verità è una - Descrizione tabellare di una funzione di variabili binarie n+1 colonne 2n righe F(x1, x2, …, xn) 0 0 0 ……..0 1 0 0 ……..0 0 1 0 ……..0 1 1 0 ……..0 0 0 1 ……..0 0 1 1 ……..1 1 1 1 ……..1 x1, x2, …, xn 0 oppure 1 Quante colonne ha la t.d.v. di una funzione di 4variabili? Quante righe ha la t.d.v. di una funzione di 8 variabili? 18 ott 2000

28 Descrizione di una funzione mediante Mappe di Karnaugh
Mappa di Karnaugh - Rappresentazione bidimensionale della tabella della verità di una funzione di 2,3,4 variabili, i cui valori sono stati elencati sui bordi in maniera che due configurazioni consecutive siano a distanza 1, differiscano cioè per il valore di un solo bit. 00 01 11 10 Parità pari su 4 variabili ab cd 1 Esempi: 1 Somma logica a b Prima di passare alla slide successiva è bene dire che le configurazioni delle variabili relative ad una cella possono essere interpretate come coordinate della cella sulla mappa 18 ott 2000

29 Importante proprietà delle mappe di Karnaugh: Adiacenza tra celle
Coppia di celle adiacenti su mappe di Karnaugh - Due celle le cui coordinate differiscono per un solo bit. In una mappa che descrive una funzione di n variabili ogni cella ha n celle adiacenti. Regola grafica per l’adiacenza - Sono adiacenti celle aventi un lato in comune o poste all’estremità di una stessa riga o colonna. 1 cella scelta come esempio celle adiacenti 2 variabili a b 00 01 11 10 4 variabili ab cd 00 01 11 10 1 3 variabili a bc 18 ott 2000

30 Estensione delle mappe a 5 e a 6 variabili
00 01 11 10 cd ef ab=00 ab =01 ab =10 ab=11 6 variabili 00 01 11 10 bc de a=0 a=1 5 variabili Ulteriore regola di adiacenza - Sono adiacenti celle che occupano la stessa posizione in sotto-mappe adiacenti. 18 ott 2000

31 Check point Cosa è una funzione completamente specificata e come possiamo rappresentarla? Cosa è una espressione dell’algebra di commutazione e quali operatori può includere? Si risponda alle due domande precedenti con alcuni esempi. Cosa è la sintesi di una rete combinatoria? Cosa è l’analisi di una rete combinatoria? Come si passa da un’espressione alla funzione? Col procedimento di valutazione che vediamo nelle prossime diapositive Come si passa dalla funzione all’espressione? Con i procedimenti di sintesi che vedremo più avanti 18 ott 2000

32 Valutazione di una espressione in un punto
Sia data una espressione E in cui compaiono n variabili e sia data una configurazione binaria di queste n variabili Valutare l’espressione E nella configurazione binaria data (cioè in un particolare punto del suo dominio di definizione) significa eseguire i seguenti passi: 1 - sostituire ad ogni variabile il valore che ha nella configurazione data 2 - partendo dalle parentesi più interne sostituire ogni operazione con il corrispondente risultato calcolato applicando i postulati dell’algebra, fino ad ottenere o la costante 0 o la costante 1. Esempio: Valutiamo E(a,b,c) = a+(b.c) con a=0, b=1, c=0    0+(1.0) = = 0 N° di valutazioni - Una espressione di n variabili può essere valutata su 2n configurazioni binarie diverse 18 ott 2000

33 Regole di priorità nella valutazione
Si ricordi che, in assenza di parentesi valgono le seguenti regole: L’operazione di complementazione è prioritaria rispetto a prodotto e somma L’operazione di prodotto è prioritaria rispetto alla somma e non è obbligatorio racchiuderla tra parentesi. 18 ott 2000

34 Passaggio dalla espressione alla funzione
Il passaggio dalla espressione alla funzione si chiama anche “valutazione della espressione nel suo dominio” Valutare una espressione di n variabili nel suo dominio Bn significa costruire una tabella della verità di 2n righe (una per ogni configurazione delle n variabili) e n+1 colonne. Ogni riga conterrà nelle n colonne più a sinistra la configurazione binaria associata alla riga stessa Nella colonna più a destra di ogni riga si deve invece riportare la costante determinata valutando l’espressione nel punto individuato dalla configurazione binaria indicata nelle n colonne più a sinistra della riga stessa Con la valutazione di una espressione è possibile ottenere la funzione associata all’espressione data 18 ott 2000

35 Dall’espressione alla funzione: esempio
La valutazione di una espressione E(x0, x2, …, xn-1) nei 2n punti del suo dominio dà origine a 2n coppie x,z x,z  x  Bn, z  B Esempio: E(a,b,c) = a+(b.c) a b c | E E(0,0,0) = 0+(0.0) = | 0 E(0,0,1) = 0+(0.1) = | 0 E(0,1,0) = 0+(1.0) = | 0 E(0,1,1) = 0+(1.1) = | 1 E(1,0,0) = 1+(0.0) = | 1 E(1,0,1) = 1+(0.1) = | 1 E(1,1,0) = 1+(1.0) = | 1 E(1,1,1) = 1+(1.1) = | 1 Tabella della verità della funzione associata all’espressione data T1) Ogni espressione descrive una e una sola funzione 18 ott 2000

36 Dall’espressione alla funzione: altri esempi
T2) Una funzione può essere descritta da infinite espressioni Esercizio Verificare che le valutazioni di E1=(a.b’) + (b.c) + (a.b) E2=(a+b).(a+c) sono identiche a quelle di E = a+(b.c) a b c E E1 E2 18 ott 2000

37 Rete logica combinatoria
Analisi di una rete logica combinatoria: dalla Struttura al Comportamento Tabella della verità Espressione Valutazione  Rete logica combinatoria 0 0 0 ……..0 1 0 0 ……..0 0 1 0 ……..0 1 1 0 ……..0 0 0 1 ……..0 0 1 1 ……..1 1 1 1 ……..1 0 oppure 1 x1x2x3 … xn z = F(x1,.., xn) Avendo studiato come si passa dall’espressione alla funzione, dobbiamo ora esaminare il passaggio dallo schema logico della rete combinatoria all’espressione x1 x2 x3 xn z Gk G3 G2 G1 Schema logico: insieme di operatori AND, OR, NOT interconnessi in serie e parallelo Vediamo ora come usiamo i legami fra espressioni, funzioni e schemi logici per risolvere i problemi di base di sintesi ed analisi (da comportamento a struttura, da struttura a comportamento) Tabella della verità: scriviamo sotto funzione Rete logica: schema logico analisi 18 ott 2000

38 Dallo schema logico all’espressione
Per individuare l’espressione corrispondente ad un dato schema si parte dai gate che elaborano solo segnali di ingresso, si assegna un simbolo alla loro uscita e si annota a parte l’espressione. Si procede in modo analogo con i gate i cui ingressi sono già stati denominati. Una volta individuata l’espressione del gate di uscita, vi si sostituiscono tutti i simboli con le corrispondenti espressioni. Questa rete realizza un importante operatore logico detto OR ESCLUSIVO o XOR (Exclusive Or) c = a’ a b e = (c . b) z = e + f = (c.b) + (a.d) = a’b + a.b’ Nel lucido precedente abbiamo visto che ad ogni espressione possiamo associare uno schema logico, ora vediamo come si può associare un’espressione ad uno schema logico. La “base” di ciò è come al solito la corrispondenza che esiste fra gate ed operatori logici. f = (a . d) Qual è la tdv di questa rete? Se ne descriva a parole il comportamento d = b’ 18 ott 2000

39 Check point Come si esegue l’analisi di uno schema logico composto da AND, OR e NOT interconnessi? Qual è il risultato dell’analisi? Esistono altre tecniche di analisi oltre a quella basata sulla valutazione delle espressioni? Sì, le vedremo in alcune diapositive successive Quante espressioni sono associate a uno schema logico? Quante funzioni sono associate a una espressione? Quante espressioni sono associate a una funzione? 18 ott 2000

40 Esercizi Si disegni lo schema logico dell’espressione: ac + bc’ La rete così ottenuta si chiama multiplexer a due vie Si analizzi questa rete (se ne tracci la mappa) e se ne descriva a parole il funzionamento Si verifichi con il simulatore la correttezza della soluzione trovata Si tracci la tabella della verità e lo schema logico corrispondenti all’espressione: E(D, C,B,A) = D.(C + B) Si descriva a parole la funzione nel caso in cui i bit D, C, B, A rappresentino i coefficienti del numero D.23+ C.22+ B.21+ A.20 18 ott 2000

41 Check point sull’analisi delle reti combinatorie
Abbiamo visto un metodo di analisi basato sulla valutazione delle espressioni associate allo schema logico assegnato. Questo metodo può diventa impraticabile quando l’espressione è complessa In questo caso si possono utilizzare in generale due metodi alternativi: la semplificazione dell’espressione mediante applicazione di alcune proprietà dell’algebra della commutazione la semplificazione sistematica dell’espressione mediante applicazione del teorema di espansione Nelle prossime diapositive illustreremo alcune proprietà (o teoremi) dell’algebra di commutazione e mostreremo qualche esempio del primio metodo Il secondo metodo verrà presentato successivamente 18 ott 2000

42 Equivalenza tra espressioni
Espressioni equivalenti - Due espressioni E1, E2 sono equivalenti, e si scrive E1 = E2 , se e solo se descrivono la stessa funzione. Funzioni di n variabili Espressioni di n variabili Espressioni di F F Se si vuole analizzare una espressione conviene cercare tra le espressioni equivalenti alla espressione data, quelle più facili da analizzare! Questa ricerca può essere effettuta applicando le equivalenze indicate nelle prossime due diapositive 18 ott 2000

43 Equivalenze notevoli dell’algebra di commutazione
Proprietà della somma e del prodotto logico: T4) commutativa x + y = y + x x . y = y . x T5) associativa (x + y) + z = x + y + z (x . y) . z = x . y. z T6) distributiva (x . y) + (x . z) = x . (y + z) (x + y) . (x + z) = x + (y . z) T7) idempotenza x + x = x x . x = x T8) identità x = x x = x T9) limite x = 1 x = 0 Come facciamo ad accorgerci che due espressioni sono equivalenti; possiamo inninzitutto sfruttare dei teoremi che sanciscono alcune euivalenze nortevoli: T4: l’uso è che posso connetere indiffrentemente nei due modi possibili due segnali di ingresso ai pin di ingresso di un gate T5: se non ho gate a 3 ingressi posso otteneere la stessa elaborazione con una cascata di gate a due ingressi T6: le espressioni a sinistra si possono realizzare con un gate in meno (utile per semplificare la struttura di una rete) T7, T8, T9: tutte semplificazioni algebriche che portano alla semplificazione della rete) 18 ott 2000

44 Altre equivalenze notevoli dell’algebra di commutazione
Proprietà della complementazione: T10) involuzione (x ’) ’ = x T11) limitazione x + x ’ = 1 x . x ’ = 0 T12) combinazione xy + xy’ = x (x+y).(x+y’) = x T13) Ia legge di De Morgan (x + y) ’ = x ’ . y ’ Iia legge di De Morgan (x . y) ’ = x ’ + y ’ T14) consenso xy + x’z + yz = xy + x’z (x+y).(x’+z).(y+z) = (x+y).(x’+z) T12: è una proprietà importantissima che viene usata nel processo di minimizzazione (ottenimento della rete più semplice che realizzauna data funzione) T13) esprimono un legame fondamentale fra espressioni a AND, OR Not e espressioni a NAND ed a Nor: Vengono usate nelel fasi di analisi di una retete a NAND, NOR e nella ffase di sintesi: analisi: deduce un’espressione a nand/nor e poi la si trasfoorma in una dell’algebra di commutazione, quindi si avluta questa. Sinresi: si ricava un’epsressione dell’algerbra di commutazione e poi da questa se ne ricava una a NAND. T14: usata nella minimizzazione 18 ott 2000

45 Dualità Espressioni duali - Data l’espressione E(x, y, z, .., 1, 0, +, ., ’) è detta duale di E e denotata con Ed l’espressione che si ottiene scambiando tra loro 0,1 e .,+ Ed = E(x, y, z, .., 0, 1, .,+, ’). Esempio: A+B e A.B (nell’esempio si scambiano solo gli operatori . e +) Proprietà della dualità: (Ed)d = E Ed = E’(x’, y’, z’, ...) Se E1 = E2 allora (E1 )d = (E2 )d T15: per la dualità vale la proprietà di involuzione ; la prova è evidente visto che si scambaino due volte 0,1 e + , . T16: l’espressione duale di E si ottiene complementando l’espressione e tutte le variabili che vi compaiono: lo verifichiamo in un caso semplice: E=x+y -> Ed=xy (x’ + y’)’ -> x . Y dal puno di vista dei gate un OR con ingressi ed uscite negate è equivalente ad un AND Sostanzialmente usando o l’una o l’altra delle due logiche (positiva, negativa) si otetngono due descrizioni algebriche duali: si capisce da T16: passare da una logica all’latra equivale a complementare ingressi ed uscite quindi t16 mi dice che questa operazione mi fornisce la descrizione duale. Fare l’esempio della serie di interruttori (NAND in lp e NOR in ln) La terza proprietà dice che se due espressioni sono equivalenti, lo sono anche le rispettive duali. Si verifichi questa proprietà nelle equivalenze notevoli dei lucidi precedenti N.B. - A causa delle due possibili codifiche dei valori di un segnale binario, il comportamento di ogni struttura di interruttori azionabili indipendentemente uno dall’altro ha due descrizioni algebriche, una duale dell’altra. 18 ott 2000

46 Qualche commento sui teoremi dell’algebra di commutazione
La proprietà associativa per l’OR si può anche scrivere come segue: (x + y) + z = x + (y + z) = (z + x) + y = x + y + z Questa proprietà ci dice che combinando in qualunque modo tre ingressi con due OR in cascata si ottengono sempre espressioni equivalenti; la funzione che si ottiene vale 1 se e solo se almeno un ingresso vale 1. Possiamo chiamare questa funzione “OR a tre ingressi”; è possibile nello stesso modo definire l’OR a n ingressi si verifichi la proprietà associativa con il simulatore chiamiamo NOR l’operatore composto da un OR e un NOT in cascata; si disegni la tdv di questo operatore composto e si dimostri che per questo operatore non vale la proprietà associativa Per la terza proprietà sulla dualità quello che abbiamo detto per l’OR vale anche per l’AND e quello che non vale per il NOR non vale nemmeno per l’operatore composto dalla serie AND-NOT (il NAND) I teoremi di De Morgan indicano l’equivalenza tra NOR e AND degli ingressi complementati e l’equivalenza tra NAND e OR degli ingressi complementati Il teorema del consenso indica due diversi modi per realizzare la funzione “multiplexer a due vie” già vista in un esempio precedente 18 ott 2000

47 Qualche esercizio di analisi da svolgere utilizzando i teoremi dell’algebra della commutazione
Si esegua l’analisi delle seguenti espressioni: xy + x’z + xyz + yz (((x+y)’+(z+w)’)’+1)’ ((x+y)’+(z+y)’)’ per l’ultimo esercizio si consiglia di eseguire le semplificazioni a partire dallo schema logico Per il primo si suggerisce di provare sia con i teoremi, sia tracciando direttamente la mappa di Karnaugh 18 ott 2000

48 Check point Ora siamo in grado di eseguire l’analisi delle reti combinatorie realizzate con gli operatori dell’algebra di commutazione. Il procedimento si basa sulla semplificazione delle espressioni (ottenuta applicando intuitivamente i teoremi dell’algebra) e sulla relativa valutazione. Resta ancora da vedere una tecnica di semplificazione sistematica dell’espressione basata sull’applicazione del teorema di espansione già annunciato e che dobbiamo ancora studiare Prima vogliamo affrontare il problema della sintesi e vogliamo inoltre dimostrare che gli operatori dell’algebra sono un insieme funzionalmente completo (il che significa che con AND, OR e NOT è possibile realizzare qualunque tabella della verità) 18 ott 2000

49 Il problema della sintesi
Funzione assegnata Espressioni equivalenti Schemi logici Individuazione dell’espressione che fornisce lo schema “migliore” per la realizzazione della funzione assegnata. Ci sono diverse “dimesnioni” della sintesi , noi le esporeremo tutte. Qui abbiamo parlato di velocità di uno scema logico: vediamo cosa si intende la elocità, a cosa è legata ; precisiamo il concetto di velocità. Massima velocità Minima complessità Massima flessibilità 18 ott 2000

50 Funzioni non completamente specificate
Alcune configurazionidi ingresso possono essere impossibili, oppure per certe configurazioni di ingresso può non interessare il valore dell’uscita. In questi casi la funzione è incompleta o “non completamente specificata” 6) Funzioni incomplete - Funzioni di n variabili il cui dominio è un sottoinsieme di Bn Le configurazioni di valori delle variabili al di fuori del dominio sono dette condizioni di indifferenza e sono indicate nella tdv con il simbolo “-” nella colonna ove va indicato il valore della funzione. x2 x1 x0 z1 z0 ENCODER a 3 ingressi x2 x1 x0 z1 z0 N.B. le altre configurazioni sono per ipotesi impossibili L’esempio che consideriamo è quello dell’ENCODER che codifica su 2 bit le informaziuoni provenienti dai sensori per la rilevazione del piano ( o le uscite dai pulsanti di tasto premuto) 18 ott 2000

51 Espressioni di funzioni incomplete
Espressioni equivalenti di funzioni incomplete - Espressioni che forniscono eguale valutazione limitatamente al dominio di una funzione incompleta data sono dette equivalenti rispetto ad essa Espressioni per l’ENCODER: u1 = x2 + x1 u0 = x2 + x0 u u0 z1 = x2 x1’x0’+ x2’ x1 x0’ z0 = x2 x1’x0’+ x2’ x1’x0 x2 x1 x z z0 Come funziona un encoder? 18 ott 2000

52 Espressioni normali Espressione normale - Espressione del tipo “somma di prodotti logici” (SP) o “prodotto di somme logiche” (PS). Lo schema logico corrispondente ad una espressione normale contiene al più due gate in cascata (tre, se non sono disponibili anche i complementi dei segnali di ingresso). Quando l’interesse preminente è la velocità di risposta, l’espressione “migliore” è quella normale ! Enfatizzare sullo schema logico che corrisponde ad un espressione normale Nell’ambito delle espressioni normali hanno particolare rilievo: le espressioni canoniche e le espressioni generali, che individuano circuiti utili nella sintesi di qualsiasi funzione; le espressioni minime, che consentono di realizzare una funzione con il minimo numero di gate e di collegamenti. 18 ott 2000

53 Velocità e lunghezza dei percorsi
(a’.b’+a.b).c’+(a’.b+a.b’).c = a’.b’.c’ +a.b.c’+a’.b. c +a.b’.c a’ b’ c’ a b c c’ a’ b’ a b c tp La velocità è una funzione decrescente del ritardo di propagazione dello schema logico. Ma cos’è il ritardo di propagazione dello schema, noi l’abbiamo visto solo per il singolo gate. Nel caso dello schema il ritardo è dato dalla somma dei ritardo di propagazione dei gate situati sul più lungo percorso di leaborazione che connette gli ingressi con l’uscita. Quindi in sostanza è una funzione descrescente del numero dei gate disposti in acscata sul più lungo percorso di elaborazione. Questa rete è più veloce 18 ott 2000

54 Stima della durata del transitorio (metodo del caso peggiore)
Per la stima della durata del transitorio si cosnidera il caso peggiore si usa il metodo del caso peggiore: si considera cioò il ritardo di propagazione dello scehma, quello associato al ritarddo del più lungo percosro di elaborazione. Si può far vedere che in realtà il rirado con cui cambia l’uscita può essere 2t oppure 3t, il più lungo è 3t per cui si assume un modello con il ritardo del caso peggiore In pratica ai fini della stima del transitorio nel caso peggiore si mette in conto un unico ritardo posizionato sul morsetto d’uscita e pari alla somma dei ritardi associati al più lungo cammino di elaborazione. I1 I0 A U 3t 18 ott 2000

55 Sintesi di reti combinatorie mediante AND, OR, NOT
Come si esegue la sintesi di una rete combinatoria di cui è data la tabella della verità? Si può utilizzare l’algebra di commutazione In tal caso si passa dalla tdv alla espressione e, successivamente, dalla espressione allo schema logico Nelle prossime diapositive verrà illustrato il passaggio dall’espressione allo schema logico. Il problema della determinazione di una espressione associata alla tdv verrà esaminato successivamente 18 ott 2000

56 Dall’espressione allo schema logico
T3) Ogni espressione descrive una struttura formata da gate AND, OR, NOT connessi in serie e/o in parallelo (schema logico) Per individuare lo schema logico corrispondente ad una data espressione si parte dalle parentesi più interne e si traccia il simbolo del gate corrispondente all’operazione, collegandone gli ingressi ai segnali esterni. Si procede in modo analogo con le altre parentesi, considerando via via come ingressi dei nuovi gate anche le uscite di quelli già tracciati. Abbiamo vista il legame che esiste fra espressioni e funzioni, vediamo ora quello fra espressioni e schemi logici. Tale legame si basa sul quello, già visto, fra gate e operatori logici: i gate costituiscono la realizzazzozione degli operatori logici, quindi possiamo dire che ad ogni operatore logico corrisponde un gate. Da ciò segue immediatamente T3. Questa struttura si chiama schema logico b c a+(b.c) a 18 ott 2000

57 Dall’espressione allo schema logico: altro esempio
(((a)’ + b) . c)’ b a N.B. - Lo schema logico di una espressione non può avere segnali in retroazione (l’uscita di ogni gate dipende da segnali d’ingresso e/o da uscite di gate disposti “a monte”). 18 ott 2000

58 Sintesi con espressioni canoniche
Sintesi con DECODER e OR 18 ott 2000

59 Espressioni canoniche
T16) Espressione canonica SP (Somma di Prodotti) Ia forma canonica - Ogni funzione può essere descritta da una somma di tanti prodotti logici quante sono le configurazioni per cui vale 1. In ciascun prodotto, o mintermine, appaiono tutte le variabili, in forma o vera o complementata a seconda che nella configurazione corrispondente presentino valore 1 o valore 0. T17) Espressione canonica PS (Prodotto di Somme) IIa forma canonica - Ogni funzione può essere descritta da un prodotto di tante somme logiche quante sono le configurazioni per cui vale 0. In ciascuna somma, o maxtermine, appaiono tutte configurazione corrispondente presentino valore 0 o valore 1. Dire bene che questi due teoremi sono quelli che ci dicono che l’algebra di commutazione ci consnete di descrivere tutte le funzioni possibili. Vengono dette espressioni canoniche perché sono uniche: i matematici e i geometri usano il termine canonico quando vogliono riferirsi a qualcosa di UNICO. 18 ott 2000

60 Espressioni canoniche della funzione “a implica b”
IIa forma canonica: F(a,b) = a’ + b Ia forma canonica: F(a,b) = a’ . b’ + a’ . b + a . b a b ab Verifica della equivalenza per manipolazione algebrica: F(a,b) = a’ . b’ + a’ . b + a . b = a’ . (b’ + b) + a . b = a’.1 + a . b = a’ + a . b = a’ + a . b + a’ . b = a’ + b Da cosa derivano le forme canoniche. Possono essere dedotte a partire dal calcolo delle proposizioni: si enuncia una proposizione che descrive le situazioni in cui la funzione vale 1. La proposizione è formata da frasi che possono essere collegate utilizzando i connettivi e, non, o. Successivamente si sostituiscono a tali connettivi gli operatori logici .,+,’ Prendiamo questa tabella e proviamo a decrivere le stuazioni in cui vale 1 z vale 1 se (a non vale 1) e (b non vale 1) o (a non vale 1) e (b vale 1) (a vale 1) e (b vale 1) = a’ b’ + a’b + ab Le situazioni in cui la funzione vale 1 possono essere anche descritte enunciando quelle in cui non vale 0 (descrizione degli 0) z vale 1 se (non siamo in una situazione in cui vale 0) = se (a non vale 1) o (b vale 1) = a’ + b se fossimo in una situazione con più righe in cui vale 0: avremmo aggiunto delle altre frasi connesse con e 18 ott 2000

61 Sintesi canonica dell’operatore EX-OR
1 se x0=0 e x1=1 oppure se x0=1 e x1=0 0 negli altri due casi x0 x1 1 se e solo se x0=0 e x1=1 x0=1 e x1=0 x1 x0 x0x1 x0 x1 AND come rilevatore di configurazioni in cui la funzione deve valere 1 OR come rilevatore di config. In cui deve valere 0 18 ott 2000

62 Sintesi di un ENCODER a tre ingressi
x2 x1 x0 z1 z0 N.B. le altre configurazioni sono per ipotesi impossibili x2 x1 x0 z1 z0 z1 = x2 x1’x0’+ x2’ x1 x0’ z0 = x2 x1’x0’+ x2’ x1’x0 18 ott 2000

63 Addizione “colonna per colonna” ...
(S)2 = (A)2 + (B)2 r a b R S rn-1 ri r1 rn sn-1 si s1 s0 sn an-1 ai a1 a0 bn-1 bi b1 b0 + Ricaviamo qui le espressioni 18 ott 2000

64 … e sintesi canonica del Full Adder
S = r’. a’. b + r’. a . b’ + r . a’. b’ + r. a . b R = r’. a . b + r . a’. b + r . a . b’ + r . a . b r’ r a’ a b’ b S R 18 ott 2000

65 Sintesi della trascodifica da binario a 1 su N
Esempio: Trascodifica 2:4 A B U0 = B’. A’ U1 = B’. A U2 = B . A’ U3 = B . A B A U0 U1 U2 U3 18 ott 2000

66 Il circuito integrato DECODER
Decoder o Rete di decodifica - Rete logica combinatoria che realizza i 2n distinti prodotti di n variabili (n = 2,3,4) N.B. - In realtà le uscite sono attive “basse” A B U0 U1 U2 U3 SN U0 (MSI) U1 U2 U3 U4 U5 U6 U7 U8 U9 U10 EN U11 A U12 B U13 C U14 D U15 EN SN U0 (MSI) U1 EN U2 A U3 B SN U0 (MSI) U1 U2 U3 EN U4 A U5 B U6 C U7 Quando EN=1, vale 1 l’uscita il cui pedice, in decimale, corrisponde al numero binario in ingresso (A bit di minor peso) 18 ott 2000

67 Composizione modulare di Decoder
N.B. il prodotto è associativo DEC 2:4 A B U0 U1 U2 U3 U0 U1 U2 U3 U4 U5 U6 U7 U8 U9 U10 U11 U12 U13 U14 U15 DEC 2:4 1 C D U0 U1 U2 U3 18 ott 2000

68 Notazioni simboliche per le espressioni canoniche
1 2 3 4 5 6 7 r a b R S S (r,a,b) = S3 m (1,2,4,7) S (r,a,b) = P3 M (0,3,5,6) R (r,a,b) = S3 m (3,5,6,7) R (r,a,b) = P3 M (0,1,2,4) m(i) : mintermine di n bit che assume il valore 1 solo per la n-pla di valori delle variabili corrispondente all’indice i. M(i) : maxtermine di n bit che assume il valore 0 solo per la n-pla di valori delle variabili corrispondente all’indice i. 18 ott 2000

69 Sintesi del Full Adder con Decoder e Or
S = S3 m (1,2,4,7) R = S3 m (3,5,6,7) ’ U0 U1 U2 U3 U4 A U5 B U6 C U7 b a r R S N.B - Le uscite di un decoder TTL hanno fan-out >10. Come si modifica lo schema se si prende atto che le uscite sono attive basse? 18 ott 2000