Estensioni allarchitettura di Von Neumann Vito Perrone Corso di Informatica A per Gestionali.

Presentazione sul tema: "Estensioni allarchitettura di Von Neumann Vito Perrone Corso di Informatica A per Gestionali."— Transcript della presentazione:

1 Estensioni allarchitettura di Von Neumann Vito Perrone Corso di Informatica A per Gestionali

2 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 2 Indice Limiti dellarchitettura di Von Neumann Estensioni allarchitettura di Von Neumann Architetture CISC e RISC

3 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 3 La macchina di Von Neumann Unità di Elaborazione (CPU) Memoria Centrale (MM) Interfaccia Periferica P 1 Interfaccia Periferica P 2 Bus di sistema

4 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 4 Limiti e soluzioni proposte Limiti dellarchitettura di Von Neumann: –Esecuzione strettamente sequenziale –Problema del collo di bottiglia del bus di Von Neumann Soluzioni proposte: –Coprocessori dedicati (es. coprocessore su scheda grafica) –Modifiche allarchitettura di Von Neumann: Pipelining: fetch, interpretazione, esecuzione Long Instruction Word (LIW) Hyper-Threading (Es. P4) Gerarchie di memoria Processori dedicati (DMA) Architetture multiprocessore: vari schemi di interconnessione

5 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 5 Pipelining (1) Elaborazione parallela delle fasi delle istruzioni Funziona come una catena di montaggio: Fetch Istruzione 2 Interpretazione Istruzione 1 Esecuzione Istruzione 3 Istruzione 4 Istruzione 5 … Pipeline a tre stadi

6 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 6 Pipelining (2) Superpipeline: aumenta il numero di stadi stadio semplice da realizzare veloce Superscalare: più unità di esecuzione nel processore più istruzioni in ogni stadio della pipeline Esecuzione speculativa: –Schedulazione dinamica della pipeline (Circuiti logici che riducono gli effetti dello stallo) –Attenua il problema dello stallo nella pipeline (quando lesecuzione di unistruzione dipende dal risultato della precedente) –Tecniche di predizione dei salti Es. P4: usa tutte le precedenti tecniche

7 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 7 LIW – Long Instruction Word Tecnica mista hardware/software Il compilatore genera gruppi di istruzioni in cui garantisce lassenza di dipendenze reciproche Il processore può quindi eseguire in parallelo le istruzioni dei gruppi VLIW Processore Intel Itanium. Quali problemi rispetto alle precedenti tecniche?

8 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 8 Hyper-Threading Consente ai programmi di vedere due processori Il processore eseguire due serie (threads) di istruzioni allo stesso tempo Particolarmente adatto in presenza di ambienti multitasking

9 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 9 Gerarchie di memoria Si usano diversi tipi di memoria, ognuna dotata di costi e prestazioni via via crescenti Memoria cache: memoria dotata di elevata velocità di accesso, ma molto costosa Tipicamente ci saranno: –La memoria cache –La memoria centrale –La memoria di massa Memoria di massa Memoria centrale Cache CPU

10 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 10 DMA – Direct Memory Access Processori dedicati che accedono direttamente alla memoria centrale Mem. Massa Mem. Centrale Canali di ingresso/uscita Non interferiscono con il normale funzionamento dellunità di elaborazione

11 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 11 Architetture multiprocessore Più processori Più unità di memoria Processori e memorie sono interconnessi tra loro –Vari schemi possibili Adatte per eseguire applicazioni altamente parallelizzabili Se aggiungiamo 9 processori otteniamo un aumento del 900% delle prestazioni?

12 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 12 Come classifichiamo i calcolatori? Microcalcolatore (PC), workstation, minicalcolatore, mainframe, supercalcolatore Come li classifichiamo? –Dimensioni –Prestazioni (potenza di elaborazione) Tendenza tecnologica e compatibilità verso lalto Unaltra classificazione: filosofia di progettazione del linguaggio macchina –CISC –RISC

13 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 13 Larchitettura CISC Molto diffusa, specialmente in passato –Intel 80x86 (Famiglia processori Intel) –Motorola 680x0 (Famiglia processori Macintosh della Apple) Il set di istruzioni del processore: –Comprende un numero elevato di istruzioni) –Le istruzioni non sono omogenee tra loro –Svariate modalità di indirizzamento della memoria (diretto, indiretto, tramite registro indice…) –Vi sono anche istruzioni molto complesse: esecuzione di molte micro-istruzioni e struttura HW complessa –La maggior parte delle istruzioni ha bisogno, per essere eseguita, di un numero elevato di cicli Lelaborazione di ogni istruzione è piuttosto complessa Si adatta male alluso di tecniche come il pipelining

14 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 14 Larchitettura RISC Una tendenza ormai affermata Il set di istruzioni del processore: –Comprende un numero limitato di istruzioni –Le istruzioni sono omogenee tra loro e sono divise in: Istruzioni che elaborano dati tra registri Istruzioni che leggono/scrivono da un registro a memoria centrale –Poche modalità di indirizzamento della memoria –Le istruzioni sono tipicamente molto semplici –La maggior parte delle istruzioni è eseguita in un unico ciclo A parità di applicazione il processore esegue più istruzioni, ma lelaborazione di ognuna di esse è molto veloce Si adatta molto bene alluso di tecniche come il pipelining

15 Copyright © 2004 - The McGraw-Hill Companies, srl Architetture Informatica A – V. Perrone 15 Architetture miste (CRISC) Processore con set di istruzioni tipo CISC Il processore traduce delle istruzioni CISC in micro-istruzioni più semplici (in stile RISC) Le micro-istruzioni sono poi eseguite dal cuore del processore, costruito secondo la filosofia RISC Dette anche architetture CRISC ES. Pentium