Scaricare la presentazione
La presentazione è in caricamento. Aspetta per favore
PubblicatoSilvia Roberti Modificato 10 anni fa
1
MEMORIA
2
Organizzazione fisica della Memoria Decodi ficatore degli indirizzi ….......................... Sense/ Write Sense/ Write Sense/ Write Sense/ Write W0W0 W1W1 W2W2 W 15 b7b7 b7b7 b6b6 b6b6 b5b5 b5b5 b0b0 b0b0 b0b0 b5b5 b6b6 b7b7
3
Static RAM (SRAM) XY T1T1 T2T2 b b Linea di parola
4
Static RAM (SRAM) XY T1T1 T2T2 b b Linea di parola T3T3 T4T4 T5T5 T6T6 Valim
5
Dinamic RAM (DRAM) T b Linea di parola C
6
64K con SRAM …… …. Decod. A 2 bit …. A0A0 A 13 A 14 A 15 b7b7 b6b6 b0b0 Chip 16k x 1
7
16MB con DRAM RASCAS CS 0-3 R/WD I/O Array DRAM 4 x 8 Decoder Temporizzazioni Refresh Accesso MFC Access Request Start Busy A 0-19 A 20 A 21 R/W Data 0-31 Refresh counter Request Grant
8
DISCHI RAM CACHE SECONDARIA CACHE PRIMARIA
9
MEMORIA CACHE Località dei Riferimenti di un programma Località Temporale Località Spaziale Istruzione quando serve Insieme di istruzioni
10
Coerenza della CACHE LetturaScrittura SuccessoRead hit Write hit Write-through Write-back Fallimento Read miss (load-through) Write miss RAM direct Write-back
11
MAPPING Indirizzamento diretto Indirizzamento associativo Indirizzamento set-associativo Algoritmi di sostituzione
12
Prestazioni della CACHE Frequenza di Successo = Numero di successi Accessi totali Frequenza di Fallimento = Numero di fallimenti Accessi totali Penalità di fallimento T = hC + (1-h)M C= tempo accesso cache M=tempo accesso RAM h= frequenza di successo
13
Memoria Virtuale Concetto della memoria cache realizzata Tra RAM e Memoria secondaria (dischi)
Presentazioni simili
© 2024 SlidePlayer.it Inc.
All rights reserved.