CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 111 f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2 OR.

Presentazione sul tema: "CircuitiLogici. x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 111 f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2 OR."— Transcript della presentazione:

1 CircuitiLogici

2 x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 111 f(x 1,x 2 ) = x 1 +x 2 = x 1 x 2 OR

3 Proprietà della funzione OR Commutativa: x 1 + x 2 = x 2 + x 1 Estesa a più variabili x 1 + x 2 + x 3 + … + x n = 1 se x i = 1 (i=1,…,n) 1 + x = 10 + x = x Associativa:(x 1 + x 2 )+ x 3 = x 1 + (x 2 + x 3 ) Inoltre:

4 x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 010 100 111 f(x 1,x 2 ) = x 1x 2 = x 1 x 2 AND

5 Proprietà della funzione AND Commutativa: x 1 x 2 = x 2 x 1 Estesa a più variabili x 1 x 2 x 3 … x n = 1 x i = 1 (i=1,…,n) 1 x = x0 x = 0 Associativa:(x 1 x 2 ) x 3 = x 1 (x 2 x 3 ) Inoltre:

6 x1x1 x2x2 f x1x1 x2x2 f(x 1,x 2 ) 000 011 101 110 f(x 1,x 2 ) = x 1 x 2 Exclusive OR 1 1

7 Proprietà della funzione Exclusive OR Commutativa: x 1 x 2 = x 2 x 1 Estesa a più variabili x 1 x 2 x 3 … x n = 1 se x i = 1 e x k = 0 i k (i,k=1,…,n) 1 x = x0 x = x Associativa: (x 1 x 2 ) x 3 = x 1 (x 2 x 3 ) Inoltre:

8 x1x1 f x1x1 f(x 1 ) 01 10 f(x) = x NOT 1

9 V ingresso < Vlim V uscita = V alim. V ingresso > Vlim V uscita = Vmassa V uscita V massa V alimentazione Transistor Bipolare (BJT) collettore emettitore base resistenza V ingresso

10 V AND x1x1 x2x2 f y x 1 yx2x2 f 0 100 10 1 000 11

11 V OR x1x1 x2x2 f y x 1 yx2x2 zf 0 1010 101 1 0001 101 z

12 Tecnologie microelettroniche Transistor bipolari (o a giunzione) o Transistor BJT (Bipolar Junction Transistor) Tecnologia TTL (Transistor Transistor Logic) Tecnologia ECL ( Emitter Couple Logic) Transistor ad effetto di inversione o Transistor MOS (Metal Oxide Semiconductor) Tecnologia CMOS (Complementary Metal Oxide Semiconductor)

13 Simboli standard per porte logiche x1x1 x2x2 x1x1 x2x2 x1x1 x2x2 x x 1 + x 2 x 1 x 2 x OR AND NOT EX-OR

14 x2x2 x1x1 f f = x 1 x 2 + x 1 x 2 x 1 x 2 f 0 0000 0 1101 1 0011 1 1000

15 x 1 x 2 x 3 f 0 0 01 0 0 11 0 1 00 0 1 11 1 0 00 1 0 10 1 1 00 1 1 11 f = x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 2 x 3

16 x2x2 x1x1 f x3x3

17 x2x2 x1x1 f f = x 1 x 2 + x 2 x 3 x 1 x 2 x3x3 f 0 001 11 0 100 11 1 000 10 1 100 11 x3x3

18 Minimizzazione di funzioni logiche ORAND Commutativax+y=y+x xy=yx Associativa(x+y)+z=x+(y+z) (xy)z=x(yz) Distributivax+yz=(x+y)(x+z) x(y+z)=xy+xz Idempotenzax+x=x xx=x Involuzionex = x Complemento x + x= 1 x x= 0 De Morgan x+y = x y xy = x + y 1+x=1 0 x=0 0+x=x1 x=x

19 Minimizzazione di funzioni logiche x 1 x 2 x 3 f 0 0 01 0 0 11 0 1 01 0 1 10 1 0 01 1 0 11 1 1 00 1 1 10 f = x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 2 x 3 + x 1 x 2 x 3

20 x 1 x 2 x 3 f 0 0 01 0 0 11 0 1 00 0 1 11 1 0 00 1 0 10 1 1 00 1 1 11 1000 1110 x1x2x1x2 x3x3 00 01 11 10 0101 Mappa di Karnaugh

21 Minimizzazione di funzioni logiche 1000 1110 x1x2x1x2 x3x3 00 01 11 10 0101 x 1 x 2 x 2 x 3 f = x 1 x 2 + x 2 x 3

22 1101 1001 x1x2x1x2 x3x3 00 01 11 10 0101 x 1 x 2 x 3 f 0 0 01 0 0 11 0 1 01 0 1 10 1 0 01 1 0 11 1 1 00 1 1 10

23 Minimizzazione di funzioni logiche x 2 x 1 x 3 f = x 2 + x 1 x 3 1101 1001 x1x2x1x2 x3x3 00 01 11 10 0101

24 0011 0000 1001 0011 00 01 11 10 x1x2x1x2 x3x4x3x4 x 1 x 4 x 2 x 3 x 4 f = x 2 x 3 x 4 + x 1 x 4

25 1011 0111 1001 1001 00 01 11 10 00 01 11 10 x1x2x1x2 x3x4x3x4 x 2 x 3 x 4 x 2 x 4 f = x 2 x 4 + x 1 x 3 + x 2 x 3 x 4 x 1 x 3

26 0110 1111 1111 0000 00 01 11 10 00 01 11 10 x1x2x1x2 x3x4x3x4 x 2 x 3 x4 x4 f = x 4 + x 2 x 3

27 1000 1100 0110 0000 00 01 11 10 00 01 11 10 x1x2x1x2 x3x4x3x4 x2x3x4x2x3x4 x 1 x 2 x 3

28 1000 1100 0110 0000 00 01 11 10 00 01 11 10 x1x2x1x2 x3x4x3x4 x2x3x4x2x3x4 x 1 x 2 x 3 x 1 x 3 x 4

29 1000 1100 0110 0000 00 01 11 10 00 01 11 10 x1x2x1x2 x3x4x3x4 x2x3x4x2x3x4 x 1 x 2 x 3 x 1 x 2 x 4

30 Altre Porte logiche x1x1 x2x2 x 1 x 2 NAND x1x1 x2x2 x 1x 2 0001 0101 1001 1110

31 Altre Porte logiche x1x1 x2x2 x1+x2x1+x2 x 1 x 2 0001 0110 1010 1110 x1x1 x2x2 NOR

32 x 1 x 2 = x 1 x 2 = x 1 + x 2 Proprietà x 1 x 2 = x 1 +x 2 = x 1 x 2 x 1 x 2 … x n = x 1 x 2 … x n = x 1 + x 2 +…+ x n x 1 x 2 … x n = x 1 +x 2 + …+ x n = x 1 x 2 … x n Non vale la proprietà associativa

33 Circuiti logici solo con porte NAND (x 1 x 2 ) (x 3 x 4 ) = (x 1 x 2 ) (x 3 x 4 ) = x 1 x 2 + x 3 x 4 = x 1 x 2 + x 3 x 4 x2x2 x1x1 x4x4 x3x3 x2x2 x1x1 x4x4 x3x3

34 Associatività Associativa(x+y)+z=x+(y+z) (xy)z=x(yz) x2x2 x1x1 x3x3 x2x2 x1x1 x3x3

35 Non Associatività x2x2 x1x1 x3x3 x2x2 x1x1 x3x3

36 Realizzazione di Porte Logiche Nei circuiti elettronici per rappresentare le variabili logiche Sono utilizzati sia livelli di tensione che di corrente Per stabilire una corrispondenza tra livelli di tensione e valori logici si usa una soglia (threshold) V max V min Soglia V0V0 V1V1

37 V in V 0 V out > V 1 V in V 1 V out < V 0 V out VsVs NOT V in VsVs R V out

38 AND V x1x1 V x1x1 x2x2 f y x2x2 f NAND

39 OR V x1x1 x2x2 f y z V x1x1 x2x2 f NOR

40 Criteri per la realizzazione di P.L. Velocità ( Ritardo di propagazione e tempo di transizione) Potenza Densità di packaging Immunità al rumore Caratteristica di carico Capacità di carico fan-in fan-out

41 Definizione di Circuiti Circuiti il cui stato dipende solo dagli ingressi Circuiti Combinatori Circuiti il cui stato dipende non solo dagli ingressi ma dalle configurazioni precedenti Circuiti Sequenziali SRQ n+1 00QnQn 010 101 11X

42 Memorie: Bistabile (Flip-Flop) R S QaQa QbQb SRQaQa QbQb 000/11/0 0101 1010 1100 Bistabile RS

43 Memorie: Bistabile (Flip-Flop) R S QaQa QbQb 0 0 0 0 1 1 1 1

44 Bistabile Sincroni R S QaQa QbQb Cl SRQ n+1 00QnQn 010 101 11X

45 Memorie: Bistabile Sincrono S R QaQa QbQb 0 0 0 0 1 1 1 1 Cl 0 1

46 Bistabile Sincroni R S QaQa QbQb Cl D Bistabile D

47 Altri Bistabili RS Master-Slave (Bistabili JK) Edge-Triggered (Bistabili D) Bistabili JK JKQ n+1 00QnQn 010 101 11 Q n S=J Q R=KQ

48 Shift Register F1F1 F2F2 F3F3 F4F4 J K Q Q J K Q Q J K Q Q J K Q Q In Cl Out

49 Shift Register F1F1 F2F2 F3F3 F4F4 J K Q Q J K Q Q J K Q Q J K Q Q Clock In Shift/ Load

50 Contatori F1F1 F2F2 F3F3 F4F4 J K Q Q J K Q Q J K Q Q J K Q Q Cl 1 Ripple

51 Decodificatori x1x1 x2x2 0 1 2 3

52 Multiplexer x1x1 x4x4 x2x2 x3x3 w1w1 w2w2 z

53 Dispositivi Logici Programmabili Array di elementi combinatori che possono essere programmati Per realizzare funzioni logiche esprimibili come somma di prodotti PLD Programmable Logic Devices x1x1 xnxn f1f1 fmfm In Buff. E invert. Array di AND Array di OR Out Buff..............................

54 Dispositivi Logici Programmabili PLA : Programmable Logic Array Dispositivi in cui sia le connessioni delle porte AND che quelle delle porte OR sono programmabili PAL : Programmable Array Logic Dispositivi in cui sono programmabili solo le porte AND FPGA : Field Programmable Gate Array Blocchi logici interconnessi da una rete di commutazione programmabile

55 Contatore Bidirezionale S0S0 S1S1 S3S3 S2S2 x=0 / z=0 x=1 / z=0 x=0 / z=1 x=0 / z=0 x=0 / z=1 x=1 / z=0 x=0 / z=0 Diagramma degli Stati

56 Contatore Bidirezionale Stato Presente Stato Prossimo Uscita z x=0x=1x=0x=1 S0S0 S1S1 S3S3 00 S1S1 S2S2 S0S0 00 S2S2 S3S3 S1S1 11 S3S3 S0S0 S2S2 00 Tabelli degli Stati

57 Contatore Bidirezionale Stato Presente Stato Prossimo Uscita z Y2Y1Y2Y1 Y2Y1Y2Y1 x=0x=1 00011100 01100000 10110111 11001000 Assegnamento degli Stati

58 FPGA Implementation ALTERA Stratix Dalsa-Coreco ANACONDA (XILINX)

59 Stratix III L Family Variants DeviceEP3S L50 EP3S L70 EP3SL 110 EP3SL 150 EP3SL 200 EP3SE260EP3SL 340 Adaptive Logic Modules (ALMs) 19,00027,00042,60056,80079,560101,760135,200 Equivalent Logic Elements (LEs) 47,50067,500106,500142,000198,900254,400338,000 Registers38,00054,00085,200113,600159,120203,520270,400 M9K Memory Blocks1081502753554688641,144 M144K Memory Blocks6612162448 Embedded Memory (Kbits) 1,8362,2144,2035,4997,66814,68817,208 MLAB (Kbits)5948441,3311,7752,4863,1804,225 18x18 Multipliers216288 384576768576 FPGA ALTERA