SISTEMA DI CONTROLLO Circuito di controllo trasduttori attuatori NOTA:

Presentazione sul tema: "SISTEMA DI CONTROLLO Circuito di controllo trasduttori attuatori NOTA:"— Transcript della presentazione:

1 SISTEMA DI CONTROLLO Circuito di controllo trasduttori attuatori NOTA:
UN GENERICO DISPOSITIVO ELETTRONICO DI CONTROLLO NECESSITA DI UNO O PIU' TRASDUTTORI CHE HANNO LA FUNZIONE DI TRASFORMARE UNA GENERICA GRANDEZZA FISICA IN UN SEGNALE DI TIPO ELETTRICO, FACILMENTE MANIPOLABILE; UN BLOCCO DECISIONALE CHE IN BASE AI DATI FORNITI DALL' OPERATORE E A QUELLI PROVENIENTI DAI TRASDUTTORI DECIDE SE INTERVENIRE O NO SULLE VARIABILI CONTROLLATE E DA UN INSIEME DI ATTUATORI CHE PERMETTONO DI MODIFICARE LE GRANDEZZE IN ESAME.

2 SEGNALE DIGITALE E ANALOGICO
SEGNALE DI TIPO ANALOGICO l'informazione è contenuta nei valori istantanei del segnale SEGNALE DI TIPO DIGITALE l'informazione è di tipo binario e quindi caratterizzata da una banda discreta di valori NOTA: TRASDUTTORI E ATTUATORI UTILIZZANO SEGNALI DI TIPO ANALOGICO. QUESTO TIPO DI SEGNALE SUBISCE FACILMENTE UN DEGRADO CON CONSEGUENTE PERDITA DI INFORMAZIONE. LE MACCHINE DI CALCOLO E ELABORAZIONE UTILIZZANO INVECE SEGNALI DI TIPO LOGICO; IN QUESTO CASO IL SEGNALE PUO' MANTENERE LA SUA FORMA INDEFINITAMENTE ED INOLTRE L'INFORMAZIONE PUO' ESSERE MANIPOLATA FACILMENTE. UN SISTEMA DIGITALE E' QUINDI MOLTO PIU' AFFIDABILE ANCHE SE PIU' LENTO DI UNO ANALOGICO.

3 DISPOSITIVI IN LOGICA CABLATA
UN PROBLEMA DI TIPO LOGICO PUO' ESSERE RISOLTO : UTILIZZANDO COMPONENTI DIGITALI DI TIPO COMBINATORIO O SEQUENZIALE TRA LORO OPPORTUNAMENTE COLLEGATI (LOGICA CABLATA) NOTA: QUESTA SOLUZIONE E' OPPORTUNA QUANDO LA COMPLESSITA' DEL CIRCUITO NON E' ELEVATA E QUANDO E' NECESSARIA UNA NOTEVOLE VELOCITA' DI ESECUZIONE. UN SISTEMA A LOGICA CABLATA NON E' PERO FLESSIBILE E QUINDI VA USATO SOLO PER QUEL DETERMINATO COMPITO.

4 DISPOSITIVI IN LOGICA PROGRAMMATA
UN PROBLEMA DI TIPO LOGICO PUO' ESSERE RISOLTO : RICORRENDO A DISPOSITIVI CHE VENGONO OPPORTUNAMENTE PROGRAMMATI PER SVOLGERE QUELLA DETERMINATA FUNZIONE (LOGICA PROGRAMMATA) NOTA: UN SISTEMA DI QUESTO TIPO COMPRENDE DISPOSITIVI HARDWARE DI UNA CERTA COMPLESSITA' CHE PER FUNZIONARE DEVONO ESSERE PROGRAMMATI. E' OPPORTUNO RICORRERE A TALI SISTEMI PER PROBLEMI COMPLESSI E QUANDO SIA NECESSARIO MODIFICARE CERTE FUNZIONI. RISPETTO AD UN SISTEMA A LOGICA CABLATA QUELLO DI TIPO PROGRAMMABILE RISULTA PIU' LENTO MA TUTTAVIA PIU' FLESSIBILE.

5 SISTEMA IN LOGICA PROGRAMMATA

6 UN GENERATORE DI CLOCK UN CONTATORE UNA EPROM PROGRAMMATA
CONSIDERAZIONI IL SISTEMA COMPRENDE: UN GENERATORE DI CLOCK UN CONTATORE UNA EPROM PROGRAMMATA

7 PRINCIPIO DI FUNZIONAMENTO
NELLA EPROM VENGONO MEMORIZZATI I BIT CORRISPONDENTI ALLO STATO DEI LED CHE SI VUOLE ACCENDERE IL CONTATORE PUNTA ALLE PRIME 16 LOCAZIONI DI MEMORIA CIASCUNA DI 8 BIT VENGONO INDIRIZZATE CELLE CONSEGUENTI GRAZIE AL SEGNALE DI CLOCK APPLICATO AL CONTATORE MODIFICANDO IL CONTENUTO DELLA EPROM (IL SOFTWARE) CAMBIERA’ LA SEQUENZA DI ACCENSIONE DEI LED E QUESTO SENZA MODIFICARE L’HARDWARE

8 MICROPROCESSORE : campi di appicazione
ELETTRONICA DI CONSUMO CALCOLATRICI, OROLOGI, VIDEOGIOCHI, APP. FOTOGRAFICHE INDUSTRIA COMPUTER, ROBOTICA , TELEFONIA, CONTROLLO PROCESSI, MACCHINE A CONTROLLO NUMERICO STRUMENTAZIONE STRUM. LABORATORIO, ELETTROMEDICALI, SISTEMI PUNTAMENTO D'ARMA E SICUREZZA COMMERCIO FOTOCOPIATRICI, FAX, TERMINALI RETI, APP. BANCARIE,DISTRIBUTORI AUTOMATICI

9 SCHEDA A MICROPROCESSORE
BUS INDIRIZZI DISPOSITIVI IN/OUT CPU MEMORIA NOTA: BUS DATI LA SCHEDA COMPRENDE OLTRE AL MICROPROCESSORE CPU (CENTRAL PROCESSING UNITS) CHE HA IL COMPITO DI INTERPRETARE LE ISTRUZIONI DI PROGRAMMA E SVOLGERE ELABORAZIONI E CALCOLI,UN DISPOSITIVO DI MEMORIA DOVE VENGONO REGISTRATI SIA I PROGRAMMI CHE I DATI. E' PRESENTE INOLTRE UN DISPOSITIVO DI INTERFACCIA CON LE PERIFERICHE IN GENERE COSTITUITE DA TRASDUTTORI E ATTUATORI. PER COLLOQUIARE CON DISPOSITIVI ANALOGICI LE UNITA' DI INPUT E OUTPUT DEVONO ESSERE COLLEGATE CON UN CONVERTITORE ANALOGICO DIGITALE IN INPUT E UN CONVERTITORE DIGITALE ANALOGICO IN OUTPUT. I VARI BLOCCHI SONO COLLEGATI TRA LORO ATTRAVERSO IL BUS CHE E' COSTITUITO DA UN INSIEME DI CONNETTORI CHE PERMETTONO DI LIMITARE IL NUMERO DI PIEDINI DELLA C.P.U. IL NUMERO DI TALI COLLEGAMENTI COSTITUISCE UN MODO PER CARATTERIZZARE UN MICRO; SI PARLA INFATTI DI MICRO A 8 BIT SE IL BUS E' IN GRADO DI ACCETTARE PAROLE DA UN BYTE, UN MICRO DA 16 BIT SE IL BUS E' COSTITUITO INVECE DA UN INSIEME DI 16 FILI. NEL BUS L'INFORMAZIONE VIAGGIA IN MODO PARALLELO DA UN BLOCCO ALL'ALTRO; PER EVITARE LA PERDITA DI INFORMAZIONE DEVE ESSERE ATTIVO UN SOLO TRASMETTITORE ALLA VOLTA. IN MOLTI CASI IL CONTROLLO DEL TRAFFICO SUL BUS E' COMPITO DELL' UNITA' CENTRALE. BUS CONTROLLI

10 IL MODELLO DI VON NEUMANN

11 LA STRUTTURA A BUS IL BUS INDIRIZZI IL BUS CONTROLLI
IL COMPUTER E’ CARATTERIZZATO DALLA PRESENZA DI TRE TIPI DI BUS: IL BUS DATI IL BUS INDIRIZZI IL BUS CONTROLLI

12 MICROPROCESSORE: IL BUS DATI
attraverso il bus dati scorrono le informazioni che possono essere dati da processare o istruzioni di programma. NOTA: I DATI VIAGGIANO SUL BUS SOTTOFORMA DI PAROLE DA O PIU' BIT. POICHE' IL BUS COLLEGA TRA DI LORO TUTTE LE VARIE UNITA' ESSI RISULTANO ACCESSIBILE SIA ALLA C.P.U. CHE ALLA UNITA' DI MEMORIA E DI INPUT-OUTPUT.

13 IL BUS DATI

14 IL BUS DATI

15 MICROPROCESSORE: IL BUS INDIRIZZI
è un collegamento unidirezionale dal microprocessore alle altre unità del sistema che permette la comunicazione dal o verso il micro. NOTA: SU TALE BUS CIRCOLA UNA PAROLA BINARIA DI O PIU' BIT CORRISPONDENTE ALL' INDIRIZZO DI UNA CELLA DI MEMORIA O DI UN DI UN DISPOSITIVO DI INPUT - OUTPUT. TALE INDIRIZZO VIENE GENERATO DALLA C.P.U. OGNI VOLTA CHE RISULTA NECESSARIO PRELEVARE UN DATO O UNA ISTRUZIONE DALLA MEMORIA O DA UNA PERIFERICA.

16 IL BUS INDIRIZZI

17 IL BUS INDIRIZZI

18 IL BUS INDIRIZZI

19 MICROPROCESSORE: IL BUS CONTROLLI
è l'insieme di conduttori che collegano i vari blocchi che compongono il microprocessore e permettono di controllare la funzionalità di ciascun blocco NOTA: SUL BUS DI CONTROLLO SCORRONO I SEGNALI CHE HANNO LA FUNZIONE DI GESTIRE CORRETTAMENTE LE OPERAZIONI DI INTERSCAMBIO TRA LE VARIE UNITA' INTERNE ED ESTERNE CHE COSTITUISCONO IL SISTEMA A MICROPROCESSORE.

20 LE LINEE DI CONTROLLO: IL CLOCK

21 L’ARCHITETTURA DEI MICROPROCESSORI

22

23 TABELLA RIASSUNTIVA CARATTERISTICHE PRINCIPALI DEI MICRO-P.

24 IL MICROPROCESSORE Z80 MICRO Z80 NOTA:
CLK A5 D4 A4 D3 MICRO Z80 A3 D5 A2 D6 A1 Vcc A0 D2 GND NOTA: D7 RFSH IL MICROPROCESSORE Z80 E' SUL MERCATO DAL PUR ESSENDO STATO SOSTITUITO DAI MICRO PIU' RECENTI PER QUANTO RIGUARDA I PERSONAL COMPUTER TROVA ANCORA APPLICAZIONE IN NUMEROSE APPARECCHIATURE DI CONTROLLO. E' UN INTEGRATO DI TIPO NMOS CON BUS DATI DA 8 BIT E 16 LINEE DI INDIRIZZO CON CUI PUO' GESTIRE FINO A 64KBYTE DI MEMORIA. LA MASSIMA FREQUENZA DI CLOK E' 8MHz , L'ALIMENTAZIONE E' DI 5Volt E ASSORBE 150mA. DISPONE DI DUE BANCHI DI REGISTRI ,UN CIRCUITO DI RINFRESCO PER RAM DINAMICA ED HA UN SET DI 158 ISTRUZIONI. DELLA FAMIGLIA Z80 FANNO PARTE ALTRI INTEGRATI CHE CON IL MICRO PERMETTONO DI REALIZZARE SISTEMI DI CONTROLLO E COMUNICAZIONE COMPLETI. D0 M1 D1 RESET INT BUSREQ NMI WAIT HALT BUSACK MREQ WR IORQ RD

25 MICROPROCESSORE Z80: blocchi fondamentali
buffer dati bus dati flag bus dati interno reg. istruz. reg.interni cont.prog. stack poin. reg.ind.mem. buffer A.L.U. accum. NOTA : decod. istruz. IL MICRO Z80 E' CARATTERIZZATO DA TRE BUS SEPARATI: 1) UN BUS DATI DA 8 BIT CHE COLLEGA LE UNITA' DI INPUT- OUTPUT E MEMORIA CON I BLOCCHI INTERNI DEL MICRO ATTRAVERSO UN BUFFER . 2) UN BUS INDIRIZZI A 16 BIT CHE PERMETTE L'INDIRIZZAMENTO DI 64K DI MEMORIA E FINO A 256 DISPOSITIVI DI INPUT - OUTPUT. 3) UN BUS DI CONTROLLO DI NOVE LINEE SEPARATE PER LE OPERAZIONI DI LETTURA , SCRITTURA , DI INTERRUZIONE ,ECC. CLOCK logica di controllo e temporizzazione bus indirizzi bus controlli

26 A.L.U. A.L.U. è l'acronimo di Unita' Aritmetico Logica
questa unità esegue operazioni aritmetiche e logiche su uno o due operandi contenuti temporaneamente nei registri l' ALU è collegata direttamente sia al registro accumulatore che a quello di stato (flag). NOTA: ES.1 PER COMPLEMENTARE UNA PAROLA DATI BASTERA' UTILIZZARE IL SOLO ACCUMULATORE: ESSO CONTERRA' INIZIALMENTE IL DATO E SUCCESSIVAMENTE IL RISULTATO CHE VIENE SUBITO TRASFERITO DALL' A.L.U. ALL 'ACCUMULATORE STESSO. ES.2 NELL' OPERAZIONE DI SOMMA UNA DELLE PAROLE E' CONTENUTA NELL’ ACCUMULATORE E L’ ALTRA NEL REGISTRO INTERNO ALL' A.L.U. AD OPERAZIONE ESEGUITA IL RISULTATO E' POSTO NELL’ ACCUMULATORE. TRA LE FUNZIONI ESEGUIBILI VI SONO DI SOLITO: 1) ADDIZIONE 2) SOTTRAZIONE ) AND 4) OR ) OR EX ) COMPLEMENTO 7) INCREMENTO 8) DECREMENTO 9) SCORRIMENTO DEI BIT A DESTRA E SINISTRA

27 REGISTRI Un registro è costituito da un insieme di flip-flop dove è possibile memorizzare temporaneamente un dato. i registri più importanti sono: l'accumulatore,quello di stato,il contatore programma, il registro istruzioni,quello di indirizzi di memoria , lo stack pointer e i registri di uso generale. Ciascun registro ha una capacità di 8 o 16 bit. NOTA: IL REGISTRO DI STATO (FLAG) TIENE MEMORIA DI ALCUNI RISULTATI DI CALCOLO : FLAG DI CARRY, DI ZERO, DI SEGNO, DI HALF CARRY, DI ADDIZIONE E SOTTRAZIONE, DI OVERFLOW E PARITA'. I BIT DI FLAG PERMETTONO IL CONTROLLO E L’ ESECUZIONE DI MOLTE ISTRUZIONI DEL MICROPROCESSORE. IL PROGRAMM COUNTER HA LA FUNZIONE DI MEMORIZZARE IL VALORE DELLA LOCAZIONE DI MEMORIA CHE CONTIENE L’ ISTRUZIONE DA ESEGUIRE. ESSO SI INCREMENTA AUTOMATICAMENTE DOPO CHE L' ISTRUZIONE VIENE ESEGUITA. E' UN REGISTRO A 16 BIT QUINDI LUNGO SUFFICIENTE PER PUNTARE AD UNA QUALSIASI DELLE LOCAZIONI DI MEMORIA. IL REGISTRO ISTRUZIONI CONTIENE L’ ISTRUZIONE CHE DEVE ESSERE ESEGUITA. IL REGISTRO INDIRIZZI DI MEMORIA PERMETTE DI PUNTARE A OGNI POSSIBILE LOCAZIONE DI MEMORIA O UNITA' DI INPUT-OUTPUT. LO STACK POINTER E' INDISPENSABILE PER QUEI PROGRAMMI CHE PRESENTANO DELLE SUBROUTINE.ESSO MEMORIZZA IL DATO PRESENTE NEL PROGRAMM COUNTER. I REGISTRI DI USO GENERALE POSSONO SERVIRE PER LA PROGRAMMAZIONE. ESSI POSSONO INFLUENZARE IL REGISTRO DI FLAG E POSSONO ESSERE UTILIZZATI IN COPPIA COME FOSSERO UN UNICO REGISTRO A 16 BIT. L' ACCUMULATORE E' UN REGISTRO TEMPORANEO CHE LAVORA IN STRETTO CONTATTO CON L’ UNITA' ARITMETICO LOGICA PER MIGLIORARE L’ EFFICIENZA E LA VELOCITA' DI CALCOLO.

28 LOGICA DI CONTROLLO LOGICA DI CONTROLLO
Tale blocco permette a tutte le parti del micro di lavorare nella corretta sequenza temporale. La funzione principale è quella di decodificare ciascuna istruzione di programma ed emettere i segnali di controllo per eseguire tale istruzione. Da essa dipartono tutti i segnali del bus di controllo interno ed esterno. Tale blocco permette a tutte le parti del micro di lavorare nella corretta sequenza temporale. La funzione principale è quella di decodificare ciascuna istruzione di programma ed emettere i segnali di controllo per eseguire tale istruzione. Da essa dipartono tutti i segnali del bus di controllo interno ed esterno. NOTA: L’unità di controllo: comanda il prelievo dalla memoria dell’istruzione indirizzata dal P.C. e il suo trasferimento nel registro istruzioni IR (fase di fetch) decodifica l’istruzione ossia il codice operativo contenuto nel IR esegue l’istruzione attivando gli altri componenti della C.P.U. e generando i segnali di controllo per memoria e unità di I/O (fase di execute) Tutte le operazioni sono regolate e sincronizzate tramite un segnale di clock generato internamente al microprocessore

29 IL MICRO Z80

30 LINEE CONTROLLO SISTEMA
MREQ IOREQ RD WR RFSH NOTA: QUESTE LINEE DI CONTROLLO GESTISCONO I BLOCCHI POSTI AL DI FUORI DEL MICROPROCESSORE. M1(machine cycle one) DIVENTA BASSO OGNI VOLTA CHE LA C.P.U. LEGGE IL CODICE OPERATIVO IN UNA CELLA DI MEMORIA DI FONDAMENTALE IMPORTANZA SONO I SEGNALI RD E WR CHE PERMETTONO DI ATTIVARE LE OPERAZIONI DI LETTURA O SCRITTURA DALLA MEMORIA. MREQ E' ATTIVO NELLE OPERAZIONI CHE COINVOLGONO LA MEMORIA IOREQ E' ATTIVO QUANDO SONO COINVOLTI DISPOSITIVI DI I/O. RFSH (refresh) VIENE ATTIVATO INSIEME A MREQ DURANTE IL CICLO DI RINFRESCO DELLA MEMORIA DINAMICA

31 LINEE CONTROLLO CPU HALT WAIT NMI INT RESET NOTA:
QUESTE LINEE DI CONTROLLO SONO AD ECCEZZIONE DI HALT CHE INDICA UNA SOSPENSIONE DELLE ATTIVITA’, DELLE LINEE DI INGRESSO CHE AGISCONO SULLA C.P.U. INTERROMPENDO IL NORMALE CICLO DI LAVORO PER EFFETTUARE DELLE OPERAZIONI DI INPUT OUTPUT. CIO' PUO' AVVENIRE TRAMITE GLI INGRESSI NMI (non maskable interrupt) O INT (interrupt request). IL PRIMO E’ GENERATO DA UN DISPOSITIVO PERIFERICO PER INOLTRARE UNA RICHIESTA DI INTERRUZIONE ALLA CPU. LA SECONDA FUNZIONA ALLO STESSO MODO MA E’ ATTIVA SOLO TRAMITE APPOSITA ISTRUZIONE. IL SEGNALE DI RESET PONE LE LINEE DATI E INDIRIZZI IN ALTA IMPEDENZA , AZZERA IL CONTATORE DI PROGRAMMA E RENDE INATTIVE LE LINEE DI CONTROLLO E INTERRUZIONE. WAIT (attesa) : QUANDO E’ BASSO PROVOCA L’INSERIMENTO NEL CICLO MACCHINA DI ULTERIORI CICLI DI ATTESA CHE PERMETTONO UNA GESTIONE CORRETTA DELLE INFORMAZIONI.

32 LINEE CONTROLLO BUS BUSREQ BUSACK NOTA:
QUESTE LINEE PERMETTONO DI AVVIARE IL CONTROLLO DEI BUS DA PARTE DI ALTRE PERIFERICHE. LA C.P.U. AVVISATA TRAMITE IL BUSREQ SEGNALA ATTRAVERSO IL SEGNALE DI USCITA BUSACK CHE ESSA HA ABBANDONATO LA GESTIONE DEI BUS CHE PUO' ESSERE ASSUNTA QUINDI, DALLA PERIFERICA.

33 TEMPORIZZAZIONI microprocessore NOTA : C2 C1 XTAL
IL MICROPROCESSORE E' UN DISPOSITIVO SEQUENZIALE CHE PER POTER FUNZIONARE HA BISOGNO DI UN SEGNALE DI CLOCK. A QUESTO SCOPO SONO DEDICATI DEI PIEDINI ESTERNI TRAMITE I QUALI E ' POSSIBILE REALIZZARE UN OSCILLATORE ASTABILE AGGIUNGENDO POCHI COMPONENTI. LA FREQUENZA DEL SEGNALE DI CLOCK COSTITUISCE UN ALTRO MODO PER CARATTERIZZARE UN MICRO. LO Z80 DISPONIBILE IN LABORATORIO LAVORA CON UNA FREQUENZA PARI A Mhz. C2 C1 XTAL

34 TEMPORIZZAZIONI L' ESECUZIONE DI UNA ISTRUZIONE PREVEDE DUE FASI:
FASE DI FETCH FASE DI EXECUTE IL CICLO DI ISTRUZIONE E' COSTITUITO DA UNA SEQUENZA DI PASSI DETTA CICLO MACCHINA NOTA: NELLA FASE DI FETCH L'OPERANDO VIENE PRELEVATO DALLA LOCAZIONE DI MEMORIA. QUESTA FASE E' IDENTICA PER OGNI ISTRUZIONE. NELLA FASE DI EXECUTE VIENE ESEGUITA QUELLA DATA ISTRUZIONE.QUESTA FASE DIPENDE QUINDI DAL CODICE OPERATIVO DELL' ISTRUZIONE E DALLA POSIZIONE DEGLI OPERANDI CHE POSSONO TROVARSI NELLA MEMORIA, NEI REGISTRI O NELL'ACCUMULATORE. DURANTE UN CICLO MACCHINA LA C.P.U. ESEGUE UNA DELLE SEGUENTI OPERAZIONI: 1) PRELIEVO DELL' ISTRUZIONE 2) LETTURA O SCRITTURA DI DATI IN MEMORIA 3) LETTURA O SCRITTURA DI DATI IN UNA UNITA' DI IN/OUT 4) OPERAZIONI INTERNE ALLA C.P.U.

35 CICLI DI LETTURA CODICE OP.
NOTA: Il diagramma temporale è quello relativo alla fase di fetch ossia di lettura del codice operativo di una istruzione. Inizialmente M1 va basso poiché si tratta di leggere il codice operativo di una istruzione; la C.P.U. pone sul bus indirizzi il contenuto del P.C. ossia l’indirizzo della cella contenente il codice da interpretare. Successivamente va basso MREQ che indica una operazione con la memoria ed infine RD che indica alla memoria di porre i dati sul bus dati. Il dato può essere letto dopo il terzo impulso di clock; in tutto sono necessari 4 impulsi di clock escludendo l’eventuale ciclo di attesa. Durante il 4 clock abbiamo la fase di refresh della memoria con una nuova attivazione del MREQ.

36 CICLI DI LETTURA E SCRITTURA
NOTA: Il diagramma temporale è quello relativo alla fase di LETTURA o SCRITTURA di un dato da 8 bit dalla o nella memoria La C.P.U. pone sul bus l’indirizzo della cella contenente il dato da leggere. Successivamente va basso MREQ che indica una operazione con la memoria ed infine RD che indica che i dati possono essere posti sul bus dalla memoria stessa. Il dato può essere letto dopo il terzo impulso di clock; in tutto sono necessari 3 impulsi di clock escludendo l’eventuale ciclo di attesa. la linea M1 rimane inattiva. Per il ciclo di scrittura viene interessata la linea WR che viene attivata dopo che i dati sul bus risultano stabili.

37 MICROPROCESSORE : set di istruzioni
UNA ISTRUZIONE E' COSTITUITA DA UN GRUPPO DI CARATTERI CHE DETERMINANO UNA SPECIFICA OPERAZIONE. CIASCUNA ISTRUZIONE PUO' ESSERE ESPRESSA IN VARIE FORME : IN CODICE MACCHINA (codice oggetto) IN CODICE ASSEMBLER (codice sorgente)

38 STRUTTURA DI UNA ISTRUZIONE
COD .OP COD .OP DATO/COD.DISP NOTA: Le istruzioni possono essere a : 1) 1 BYTE: contengono il solo codice operativo il quale occupa una sola locazione di memoria 2) 2 BYTE : il primo byte e' il codice operativo , il secondo un dato o un codice dispositivo e in totale l'istruzione occupa due locazioni di memoria consecutive 3) 3 BYTE : il primo byte e' il codice operativo , gli altri due sono o byte di dato o di indirizzo ;l' istruzione occupa tre celle di memoria Osserviamo che il primo byte permette di identificare di che tipo di istruzione si tratta comprendendo così il significato dei byte successivi. COD .OP DATO/IND DATO/IND

39 ESEMPIO DI ISTRUZIONI 3C INC A incrementa di 1 il contenuto dell'accumulatore 3E(B2) LD A,dato carica nell'accumulatore il dato b2 C3(B2)(B3) JP addr salto all'indirizzo di memoria b3b2

40 MICROPROCESSORE : istruzioni fondamentali
TRASFERIMENTO DATI ARITMETICO- LOGICHE SALTO CHIAMATA E RITORNO MANIPOLAZIONE DEI BIT ROTAZIONE E SCORRIMENTO DI I/O E CONTROLLO MACCHINA NOTA: PER OGNI ISTRUZIONE I MANUALI FORNISCONO: 1) IL CODICE MNEMONICO O ASSEMBLER 2) LA DESCRIZIONE DELL' ISTRUZIONE 3) LO STATO DEI FLAG 4) IL CODICE OPERATIVO IN BINARIO O ESADECIMALE 5) IL NUMERO DI BYTE 6) IL NUMERO DI CICLI MACCHINA 7) IL NUMERO DI PERIODI DI CLOCK

41

42

43 COMPONENTI HARDWARE

44

45

46 PROGRAMMA DI I/O NOTE: QUANDO SI ESEGUE UN PROGRAMMA CONVIENE INIZIALMENTE TRACCIARE IL DIAGRAMMA DI FLUSSO CHE RIASSUME LE OPERAZIONI LOGICHE CHE BISOGNA SVOLGERE SUCCESSIVAMENTE SI TRASCRIVE IL PROGRAMMA ASSEMBLER E OVE NECESSARIO QUELLO IN CODICE MACCHINA

47 IL DIAGRAMMA DI FLUSSO START LEGGI L’INGRESSO INPUT=00 NO SI
ACCENDI I LED ACCENDI I LED

48

49 DB00 FE00 CA0E00 3EAA D300 C30000 3EF0

50 ORGANIZZAZIONE DELLA MEMORIA
IN UN SISTEMA A MICROPROCESSORE POSSONO COESISTERE: UNA MEMORIA EPROM NON VOLATILE DOVE VIENE CONSERVATO IL PROGRAMMA PRINCIPALE E QUELLO DI GESTIONE DELLE PERIFERICHE UNA MEMORIA RAM VOLATILE DOVE VENGONO SCRITTI I DATI O EVENTUALI PROGRAMMI TEMPORANEI

51 COLLEGAMENTI A0-A12 A13 A13 D0-D7 A13

52 OSSERVAZIONI LE DUE MEMORIE HANNO IN QUESTO CASO LA STESSA CAPACITA’ PARI A 8Kbytes I PIEDINI DI CONTROLLO SONO GLI STESSI SOLO CHE PER LA RAM E’ UTILIZZATA ANCHE LA LINEA WR PER INDIRIZZARE 8192 CELLE DA 8BIT SONO NECESSARI 13 PIEDINI (A0-A12) IL PIEDINO A13 VIENE UTILIZZATO PER SELEZIONARE LA EPROM (A13=0) O LA RAM (A13=1)

53 INDIRIZZI ALLA EPROM COMPETONO GLI INDIRIZZI DI CELLA COMPRESI TRA
IN QUESTO MODO : ALLA EPROM COMPETONO GLI INDIRIZZI DI CELLA COMPRESI TRA 0000H-1FFFH ALLA RAM COMPETONO GLI INDIRIZZI DI CELLA COMPRESI TRA 2000H-3FFFH

54 MAPPA DELLA MEMORIA 0000H 1FFFH EPROM 8K*8 2000H 3FFFH 4000H FFFFH
RAM 8K*8