Tecnologie di fabbricazione del silicio: dai circuiti integrati ai nanosistemi LEEME- DII-Department of Information Engineering, University of Siena,

Presentazione sul tema: "Tecnologie di fabbricazione del silicio: dai circuiti integrati ai nanosistemi LEEME- DII-Department of Information Engineering, University of Siena,"— Transcript della presentazione:

1 Tecnologie di fabbricazione del silicio: dai circuiti integrati ai nanosistemi
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

2 La rivoluzione dell’elettronica
1948 Schockley inventa il Transistor bipolare nei laboratori Bell. (Nobel nel 1956) E’ un interruttore a STATO SOLIDO a comando elettrico! Lo stato dell’interruttore (aperto/ chiuso) è determinato dallo stato di un segnale elettrico! Il transistor bipolare MOS transistor -1963 Due stati di un segnale elettrico (tensione, corrente)….. Si possono associare a due stati logici: Alto=Vero, Basso=Falso…. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy . 2

3 La rivoluzione dell’elettronica
Cosa si può fare con un transistor? 1- Si possono realizzare reti che svolgono funzioni logiche-aritmetiche AND (serie), OR (parallelo), NOT. 2- si può scegliere quale operazione logica eseguire (quale rete ultizzare) sulla base dello stato di un segnale elettrico, cioè si possono realizzare strutture programmabili 3- si possono realizzare delle strutture bistabili che memorizzano lo stato di un segnale elettrico = CELLE DI MEMORIA. Si possono realizzare strutture di calcolo che maneggiano solo quantità elettriche ….. Calcolatori elettronici…. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

4 La rivoluzione dell’elettronica
La potenza del calcolatore dipende: dalla complessità della rete di calcolo, dalla velocità con cui la rete di calcolo è in grado di fornire il risultato (tempo di propagazione). Perciò: Dalla dimensione degli interruttori e delle interconnessioni!! Integrazione e velocità…….. Il transistor allo stato solido ha reso possibile una miniaturizzazione molto spinta che ha portato a ridurre le dimensione di strutture di calcolo molto complesse. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy . 4

5 Come è fatto un transistor…
Si parte da un materiale semiconduttore purissimo, il silicio (Si). A temperatura ambiente non conduce….si comporta come un isolante Vc - alta Vd + Vs - Un potenziale positivo applicato al di sopra dello strato di isolante tramite il contatto metallico (gate), produce la formazione di un strato conduttore al di sotto, chiudendo il percorso di corrente tra drain e source gate Si rendono possibili i contatti elettrici deponendo degli elettrodi metallici DRAIN SOURCE p Si producono zone in cui sono presenti impurità, atomi diversi: queste zone si comportano come conduttori (n,p), formano giunzioni raddrizzanti n+ drain source DRAIN Si depone uno strato di isolante SiO2 che viene rimosso nelle zone in cui si vuole un contatto elettrico n n p p gate drain source Si Normalmente il percorso tra drain e source è ad elevata resistenza (aperto). LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy . 5

6 Cosa è un circuito integrato…
Un circuito è composto da transistor, interconnessioni ed altri componenti elettrici (resistenze e capacità). Per ottenere la massima compattezza e ridurne le dimensioni si realizza in forma integrata: tutto viene realizzato sullo stesso substrato di silicio utilizzato per i transistor! 12 mm Although the first integrated circuit was pretty crude and had some problems, the idea was groundbreaking. By making all the parts out of the same block of material and adding the metal needed to connect them as a layer on top of it, there was no more need for individual discrete components. No more wires and components had to be assembled manually. The circuits could be made smaller and the manufacturing process could be automated. Jack Kilby is probably most famous for his invention of the integrated circuit, for which he received the Nobel Prize in Physics in the year After his success with the integrated circuit Kilby stayed with Texas Instruments and, among other things, he led the team that invented the hand-held calculator. Robert Noyce came up with his own idea for the integrated circuit. He did it half a year later than Jack Kilby. Noyce's circuit solved several practical problems that Kilby's circuit had, mainly the problem of interconnecting all the components on the chip. This was done by adding the metal as a final layer and then removing some of it so that the wires needed to connect the components were formed. This made the integrated circuit more suitable for mass production. Besides being one of the early pioneers of the integrated circuit, Robert Noyce also was one of the co-founders of Intel. Intel is one of the largest manufacturers of integrated circuits in the world. Primo circuito integrato –Texas Instruments - Jack Kilby 1958- Premio Nobel nel 2000 (2 transistor su una barra di germanio) Tutti I transistor realizzati sullo stesso substrato Primo IC commerciale -– Fairchild – Robert Noyce 1961. (cella di memoria (Flip-Flop) ) Sviluppa la tecnologia per realizzare sul substrato dispositivi e interconnessioni LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy . 6

7 Un passo avanti Nel 1971, tre ingegneri della Intel, Federico Faggin, Ted Hoff e S. Mazer, realizzarono un ulteriore passo in avanti in fatto di miniaturizzazione: progettarono e costruirono il primo microprocessore, cioè un’intera unità di calcolo (la CPU) in un singolo circuito integrato. Questo microprocessore fu denominato Intel 4004. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

8 Circuiti integrati - Tecnologia Planare
Tutto viene realizzato accedendo dalla superficie Sul substrato di silicio: Si definiscono zone diverse sulla superficie (progetto 2-D) Metal 2= interconnessioni vias Metal 1= interconnessione Capacità Si realizzano i transistor, i resistori e le capacità. Transistor Si realizzano le interconnessioni, in metallo- Resistenza isolante anche su più livelli substrato Si possono ottenere livelli molto spinti di integrazione realizzando molti livelli di metallizzazione. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

9 Circuiti integrati - Tecnologia Planare
Sul substrato di silicio: Si modificano le proprietà elettriche di alcune regioni attraverso l’impianto o la diffusione di impurità DROGAGGIO Si depongono strati di ossido o di metallo: DEPOSIZIONE substrato Ogni rettangolo colorato rappresenta la definizione di una zona con proprietà diverse Struttura di silicio Si rimuovono regioni degli strati creati: ATTACCHI Tutte queste azioni devono essere effettuate in maniera selettiva solo in alcune regioni stabilite Secondo un disegno prestabilito: un pattern che viene determinato da una serie di maschere. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

10 Tecnologia planare Preparazione del substrato di Si
Molto diffuso : ¼ della crosta terrestre Crescita di monocristalli di silicio purissimo: Processo di Czochralski: Un seme cristallino è ruotato e lentamente estratto da un crogiolo contenete silicio fuso Il ‘lingotto’ (monicristallo) viene affettato con lame di Diamante e lavorato per essere ridotto in fette di circa 500 μm di spessore con superfici rettificate LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

11 Il Wafer e i dice Die Wafer
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

12 Tecnologia planare Deposizione di strati isolanti
SiO2. Si pongono le fette (wafer) ad elevata temperatura in una atmosfera ossidante O2 o N2O Deposizione di strati metallici P Power Supply Bersaglio di alluminio Gas in Gas out sputternig Wafer di Silicio LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

13 Tecnologia planare Drogaggio: p=Boro n=Arsenico
Ioni di drogante vengono accelerati e focalizzati sul wafer, nelle zone in cui la maschera non protegge il substrato di silicio le impurità penetrano nel reticolo cristallino e modificano la struttura del materiale Il materiale viene riscaldato per permetter una riorgazzinazzione del cristallo LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

14 Tecnologia planare Etching = attacchi
Rimozione di materiale superficiale in regioni selezionate (substrato o strati deposti) A seconda della soluzione chimica scelta è possibile rimuovere solo alcuni dei materiali. Può esserci wet and dry etching (plasma) Bagno acido Es . il SiO2 si attacca con una soluzione acquosa di HF …… Per il silicio in soluzione deve esserci anche HNO LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

15 Litografia: la maschera definisce un pattern
Fotoresist 1 Sul wafer viene deposto uno strato di un polimero detto ‘fotoresist’ 2 Il fotoresist è esposto ad una sorgente luminosa attraverso una maschera Sistema ottico Sorgente di radiazione EM Fotoresist non sviluppato: Non resistente agli attacchi Fotoresist sviluppato: resistente agli attacchi Maschera: da progetto Sistema ottico Fotoresist sviluppato Zona esposta per il passo produttivo: drogaggio o attacco acido Zona protetta 3 Bagno acido Si immerge in un solvente che elimina solo il fotoresist non esposto Permette di rimuovere selettivamente gli strati deposti, dando loro la forma (2-D) voluta o di accedere in corrispondenza di regioni precise al substrato LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

16 Litografia – verso il limite…
La lunghezza d’onda delle sorgenti ottiche utilizzate è minore delle (oggi =193 nm) dimensioni laterali dei dispositivi Dipingere linee di 1 cm di spessore con un pennello di di 3 cm di diametro… E’ necessario tenere conto della diffrazione… Si utilizza una pre-distorsione della maschera: Optical Proximity Correction (OPC),phase-shift masks (PSM) Si utilizza un liquido come mezzo di propagazione: Immersion lithography (2006- fino a 22nm) Lunghezza d’onda (nm) Risoluzione del processo (nm) Litografia: lunghezza d’onda- risoluzione E dopo… Si possono utilizzare sorgenti a raggi X e cannoni elettronici LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

17 Litografia E dopo… Oppure il microscopio a forza atomica AFM per deporre molecole di fotoresist (dip pen nanolytography) LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

18 integrazione: processi CMOS
INTERCONNECT- Fujitsu MOS- Fujitsu Nome del processo (INTEL) P856 P858 Px60 P1262 P1264 P1266 P1268 P1270 1° produzione 1997 1999 2001 2003 2005 2007 2009 2011 Generazione 250 nm 180 nm 130 nm 90 nm 65 nm 45 nm 32 nm 22 nm Dimensione del wafer (mm) 200 200/300 300 interconnessioni Al Cu ? canale Si Strained Si Dielettrico do gate SiO2 SiO2 (k=3.9) High-K Elettrodo di gate Poly-Si Metal , INTEL 10µm, 2k transistor 740 kHz Federico Faggin 2008- core i7, INTEL 45 nm, 730 M transistor 2.66 GHz Strained Si= srato di Si in cui gli atomi si tovano a distanze maggiori di quelle che si hanno normalment. Questo si può ottenere crscendo il Si su di una strati di Si Ge (nel germanio le distneze ineratomiche sono maggiori). La maggior distanza tra gli atomi da’ luogo ad un incremento della mobilità degli elettroni. Velocità maggiore dei transistor LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

19 Interconnessioni. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

20 Verso la miniaturizzazione più spinta
transistor non planari, controllo del gate su tre facce Utilizzo di ossidi nuovi Transistor Intel 32 nm Promessi: 22 nm poi 16 nm (2016) LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

21 integrazione: I MICRO x2000 :100 x1000 Date Name Developer Clock
Process   Transistors   1971 4004 Intel 740 kHz 10 µm 2,250 1978 8086 IBM 10 MHz 3 µm 29,000 1989 80486 25 MHz 1 µm 1,180,000 i860 1,000,000 1999 Pentium III MHz 0.25 µm 9.5 M PowerPC 7400 Motorola MHz 0.20 µm 10.5 M Athlon AMD MHz 22 M 2008 Atom GHz 45 nm 47 M Core i7 GHz 730 M Opteron "Shanghai" GHz 751 M 2010 POWER7 GHz 1200 M x2000 :100 x1000 248 Oggi 32 nm…….. 2010- core i7, INTEL 32 nm, 1.17 G transistor 3,3 GHz, 248 mm2 , INTEL 10µm, 2k transistor 740 kHz Federico Faggin LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

22 Integrazione: MEMORIE
291 MbSRAM –Intel-2,5 ns =1 bit (Single Chip DRAM) year size(Mb) cyc time ns ns ns ns ns ns ns ns Samsumg Gb ns (30 nm) =1 bit Im-Flash tech. 32 Gbit NAND Flash 34 nm -May 2008 1 Transistor=1 bit Flash LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

23 Elaborare segnali non elettrici
Accelerazione Accelerazione Pressione Pressione SENSORE ATTUATORE Forza Forza Concentrazione Concentrazione Temperatura Temperatura Spostamento SENSORE: trasforma una grandezza non elettrica in una grandezza elettrica, che può essere memorizzata ed elaborata da un elaboratore elettronico ATTUATORE: trasforma una grandezza elettrica in una grandezza non elettrica Carica Corrente Tensione Carica Corrente Tensione LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

24 Sensore: 2 esempi Accelerometro Sensore di pressione
Massa vincolata con un materiale elastico al corpo di cui si vuole misurare l’accelerazione a=Fext/Mb Elongazione della molla = a m/k (regime) L’elongazione della molla viene trasformato in un segnale elettrico: tipicamente variazione di capacità o di resistenza A d Q=CV C=A/d Sensore di pressione Membrana elastica che si deforma in relazione alla differenza di pressione La deformazione della membrana viene trasformato in un segnale elettrico: tipicamente variazione di capacità o di resistenza P1 A d P2 Q=CV C=A/d P2 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

25 Elaborare segnali non elettrici: Applicazioni
Automotive: Rilevazione delle condizioni di marcia del veicolo Accelerazione = URTI Moto delle ruote = scivolamento, perdita di aderenza Controllo del motore, misure di pressione Attuazione di sistemi di sicurezza: AirBag Sistemi di controllo dell’assetto (ABS, ESP…) Consumer Electronics Sistemi di stampa Sistemi ottici, Fotocametere, Macchine fotografiche. Intensità e colore di radiazioni Console di gioco, telefoni portatili, notebook. Intensità e colore di radiazioni. Rilevazione del movimento (accelerazione, posizione) Console di gioco. Movimento Output ottici. Telecomunicazioni Sistemi in RF, Sistemi ottici - ricevitori Sistemi in RF, Sistemi ottici – Attuazione di switch, trasmettitori Medicina Biosensori Microfluidica LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

26 MS e MEMS MS: Micro-System MEMS: MicroElectroMechanical- System
Accelerazione Accelerazione Pressione Pressione SENSORE ATTUATORE Forza Forza Concentrazione Concentrazione Temperatura Temperatura Spostamento E’ interamente realizzato sul o nel substrato di silicio, sfruttando le tecnologie di lavorazione microlettroniche ed aggiungendo dei passi speciali. E’ necessario passare dalla lavorazione planare del silicio alla lavorazione 3-D. …Dagli anni 80 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

27 MS: le due tecnologie più diffuse
BULK MICROMACHINING: La struttura 3-D è ricavata nel substrato. SURFACE MICROMACHINING La struttura 3-D è realizzata sopra il substrato Attacchi anisotropi, idrossido di potassio, KOH Cerniera Dispositivo mm, struttura 1 µm, spessore 1-3 µm. Membrana per la misuradella pressione Dispositivo mm, struttura 1 µm, spessore 100 µm. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

28 Bulk micromachining Cristallo di Si
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

29 Surface micromachining
Structural – poliSi Sacrificial –vetro fosfosilicato (deposto per sputtering) o SiO2 1 2 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

30 MS: sensori di pressione
LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

31 MS: Accelerometri BULK MICROMACHINING: SURFACE MICROMACHINING
La struttura 3-D è ricavata nel substrato. SURFACE MICROMACHINING La struttura 3-D è realizzata sopra il substrato a a molla massa massa 10 um 10 um LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

32 MS: giroscopi x Forza di Coriolis- accelerazione lungo x F=-2mv LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

33 MS: elettronica di consumo
St microlelettronica ha prodotto il miliardesimo accelerometro mems nel 2009 Accelerometro giroscopio Sensore magnetico LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

34 MS: Biosensori Surface MICROMACHINING:
Travi a sbalzo come bilance per molecole. C LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

35 MS: Biosensori LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

36 MEMS: Micromacchine Attuazione elettrostatica F=1/2 AV2/d2 LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

37 MEMS: Micromacchine LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

38 MOEMS: Microspecchi 16 µm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

39 MOEMS: microspecchi LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

40 MS: testine per inkjet LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

41 E poi….. …. nano…. Top - down Bottom -up MICROELETTRONICA MICROSISTEMI
1 mm MICROELETTRONICA MICROSISTEMI Globulo bianco Top - down 1 mm 100 µm 10 µm microstrutture 10 µm 1 µm 100 nm Quantum realm nanostrutture Circa 25 nm atomi 10 nm 1 nm 3 nm H H2 Bottom -up 0.1 nm LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

42 Top-Down Nano pillar per DNA separation (Honk Kong University) Nanotubi di carbonio Attuatori di nano bolle (Honk Kong University) 3 µm 300 nm Si spingono le tecnologie del silicio basate sulla fotolitografia LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

43 Bottom-up Reazioni chimiche: Sol-gel, CVD, Spray, PVDL….
molto utilizzate per nano-polveri, nano-tubi etc. Reazioni chimiche: Self Assembly. si sfrutta il legame ordinato tra atomi o molecole che si crea in alcune condizioni (es. crescita di cristalli, DNA) Atom by Atom Assembly. si manipolano i singoli atomi: ad esempio con la punta di un microscopio a forza atomica (AFM) con tecniche di nanolitografia ‘dip pen’. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

44 Circuiti integrati - Tecnologia Planare
Tutto viene realizzato accedendo dalla superficie Sul substrato di silicio: Si definiscono zone diverse sulla superficie (progetto 2-D) vias Metal 2= interconnessioni Metal 1= interconnessione Capacità Si realizzano i transistor, i resistori e le capacità. Transistor Si realizzano le interconnessioni, in metallo- Resistenza isolante anche su più livelli substrato Si possono ottenere livelli molto spinti di integrazione realizzando molti livelli di metallizzazione. LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .

45 Bottom-up LEEME- DII-Department of Information Engineering, University of Siena, Via Roma 56, SIENA, Italy .