Scaricare la presentazione
La presentazione è in caricamento. Aspetta per favore
PubblicatoMafalda Abate Modificato 10 anni fa
1
Ischia, 21-23 giugno 2006Riunione Annuale GE 2006 Elettronica di front-end per sensori monolitici a pixel attivi in tecnologia CMOS deep submicron a tripla well C. Andreoli 1,2, E. Pozzati 1,2, M. Manghisoni 2,3, L. Ratti 1,2, G. Traversi 2,3 3. Università di Bergamo Dipartimento di Ingegneria Industriale 2. INFN Sezione di Pavia 1. Università di Pavia Dipartimento di Elettronica
2
Ischia, 21-23 giugno 2006Riunione Annuale GE 2006 MAPS CMOS convenzionali I sensori monolitici a pixel attivi vengono considerati molto promettenti per applicazioni di fisica delle alte energie per i seguenti motivi: giunzione di rivelazione ed elettronica di lettura vengono integrate sullo stesso substrato il rivelatore può essere assottigliato fino a qualche decina di μm elevata resistenza alle radiazioni elevata densità funzionale e versatilità bassa dissipazione di potenza e bassi costi di produzione Schemi di lettura semplici e basati su soli transistori NMOS
3
Ischia, 21-23 giugno 2006Riunione Annuale GE 2006 MAPS CMOS in tecnologia a tripla well Una n-well a giunzione profonda (DNW) è usata come elettrodo collettore Il segnale di carica è elaborato da un canale di lettura per rivelatori di tipo capacitivo I dispositivi NMOS della sezione analogica vengono realizzati allinterno della DNW PMOS utilizzabili purché larea occupata dalla n-well che li ospita sia piccola rispetto allelettrodo di raccolta
4
Ischia, 21-23 giugno 2006Riunione Annuale GE 2006 Il prototipo Apsel0 sezione analogica NMOS + elettrodo di raccolta sezione analogica PMOS sezione digitale PMOS sezione digitale NMOS N-WELLDEEP N-WELL Il chip include 6 strutture di test a singolo pixel La caratterizzazione è stata svolta con iniezione di carica tramite impulsatore e con sorgenti laser e radioattive Alcuni problemi dovuti alla sottostima della capacità parassita del sensore : Sensibilità di carica dipendente dallarea del sensore ENC più grande del previsto capacità MIM del formatore
5
Ischia, 21-23 giugno 2006Riunione Annuale GE 2006 Il chip Apsel1 Include 5 strutture di test a singolo pixel con capacità di iniezione e una matrice di pixel 8x8 con lettura in parallelo per colonne Lelettronica di front-end è stata modificata per superare le limitazioni del prototipo Apsel0 5 strutture di test a singolo pixel matrice 8 x 8 + dummies Risposta del Ch1 a un impulso di 750 e -
Presentazioni simili
© 2024 SlidePlayer.it Inc.
All rights reserved.