Sistemi Elettronici Programmabili3-1 FPGA: Architettura.

Presentazione sul tema: "Sistemi Elettronici Programmabili3-1 FPGA: Architettura."— Transcript della presentazione:

1 Sistemi Elettronici Programmabili3-1 FPGA: Architettura

2 Sistemi Elettronici Programmabili3-2 FPGA: Logic Element (Block)

3 Sistemi Elettronici Programmabili3-3 FPGA: LUT – Look Up Table (2 Ingressi)

4 Sistemi Elettronici Programmabili3-4 FPGA: Programmazione

5 LE0123456789101112131415MUX 0 1 2 3 Vettore di programmazione: Esercizio 1 (FPGA): Xor ad 8 ingressi

6 LE0123456789101112131415MUX 001101001100101100 1----------------0 201101001100101100 301100110011001100 Vettore di programmazione: Esercizio 1 (FPGA): Xor ad 8 ingressi

7 Esercizio 2 (FPGA) Implementare, utilizzando lo schema di FPGA, la funzione logica che realizza la codifica dal codice 1-out-of-4 alla codifica binaria. Realizzare la funzione logica che segnala un errore nella codifica. La codifica 1-out-of-4 è definita dalla seguente tabella: X3X2X1X0Z 00010 00101 01002 10003

8 Esercizio 2 (FPGA) Implementare, utilizzando lo schema di FPGA, la funzione logica che realizza la codifica dal codice 1-out-of-4 alla codifica binaria. Realizzare la funzione logica che segnala un errore nella codifica. La codifica 1-out-of-4 è definita dalla seguente tabella: LE0123456789101112131415MUX 0-01-0---1-------0 1-00-1---1-------0 210010111011111110 3----------------0

9 Esercizio 3 (FPGA) Implementare la rete logica che realizza la seguente macchina a stati. Utilizzare la seguente codifica degli stati (S=Q3,Q2,Q1) S1=001, S2=010, S3=100.

10 Esercizio 4 (FPGA) Implementare, utilizzando lo schema di FPGA rappresentato in figura, la funzione logica che prende come ingressi la codifica binaria di un numero compreso tra 0 e 31 e fornisce 1 in uscita se è solo se in ingresso ho un numero primo.