Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX.

Presentazione sul tema: "Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX."— Transcript della presentazione:

1

2 Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX Introduzione alle logiche programmabili

3 Device Family Device Family SIZE KLaB s SIZE KLaB s Pin (I/O) Pin (I/O) Speed Grades Speed Grades

4

5 Logica Combinatoria (4 input 1 output) Logica Combinatoria (4 input 1 output) Registro Interconnessioni con i lab adiacenti Interconnessioni con i lab adiacenti

6

7

8

9 Nios II Processors for I/O Processing Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms Nios II Processors: Complete SOPC Solution Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces

10 Prodotto Matrice x Matrice basato su logiche programmabili Prodotto Matrice x Matrice basato su logiche programmabili

11 dcba 3d3d 3c3c 3b3b 3a3a 2d2d 2c2c 2b2b 2a2a 1d1d 1c1c 1b1b 1a1a 2h2h 2g2g 2f2f 2e2e 1h1h 1g1g 1f1f 1e1e hg f e Martice Input -------- FIFO doppia porta Martice Input -------- FIFO doppia porta Matrice Risultati ---- RAM doppia porta Matrice Risultati ---- RAM doppia porta Moltiplicatore 3x3 + Albero di somma Shift Register (profondità 12 elementi) Shift Register (profondità 12 elementi) Albero di somma a 3 ingressi Matrice dei Pesi ----- ROM Matrice dei Pesi ----- ROM Hardware