Intestazione Università degli Studi di PAVIA Facoltà di Ingegneria Elettronica Telecomunicazioni Controllo Digitale di Guadagno di un Preamplificatore.

Presentazione sul tema: "Intestazione Università degli Studi di PAVIA Facoltà di Ingegneria Elettronica Telecomunicazioni Controllo Digitale di Guadagno di un Preamplificatore."— Transcript della presentazione:

1 Intestazione Università degli Studi di PAVIA Facoltà di Ingegneria Elettronica Telecomunicazioni Controllo Digitale di Guadagno di un Preamplificatore per applicazioni Audio gestito da Microcontrollore Elaborato di Laurea di Paolo Golzi Relatore: Professoressa Carla Vacchi Correlatore: Ingegnere Daniele Scarpa

2 Introduzione: Funzionalità del Preamplificatore
CD Preamp. Amp. Finale Fixed gain Tuner Var. gain Phono Interfaccia RCA (trasferimento in tensione) Guadagno (in tensione [dB])

3 Dispositivo Adottato: PGA2310 BurrBrown
Prestazioni Elettriche (rumore, banda, THD) Ampio Range di Regolazione (8bit  256 intervalli) Possibilità Daisy Chain (Realizzazione Multicanale) Interfaccia Seriale a 8+8 bit Guadagno Gv: -95.5 +31.5dB passi 0.5dB Diagramma Semplificato: Sezione Analogica + Logica di Controllo Digitale

4 Implementazione Interfaccia Digitale (2byte seriale)
Hardware Dedicato Logica cablata Funzionalità complessa da realizzare (registri, contatori e porte logiche) Bassa Flessibilità di utilizzo Hardware certo  Strumenti di Simulazione Due Possibili Soluzioni Software Dedicato Logica non cablata Utilizzo CPU: Microcontrollore PIC (hardware esterno semplice) Flessibilità di utilizzo Introduzione nuove funzionalità Sviluppo Progetto ricorsivo (HW  SW)

5 Sintesi del Progetto : Schema Hardware (Core)

6 Sintesi del Progetto : Schema Hardware (Supply)
Realizzare una stabilizzazione molto spinta per l’alimentazione della sezione Analogica Prodotto Commercializzato da Technics con il nome di Virtual Battery Operation Lungo tempo di Warm-Up (10 sec.)

7 Sintesi del Progetto : Parte Software
Core Software (Alto Livello) Utente Gestione Interfaccia Seriale (SPI Assembler) PGA2310 Seriale 16bit 1MHz (Crystal, YamahaDSP)

8 Interfaccia Seriale ad 1MHz 16bit (Crystal, YamahaDSP) [1]
Compatibilità con le sezioni di controllo di questi dispositivi per implementare un ingresso digitale come sviluppo futuro. PIC  RISC Istruction Set ridotto (40 opcode) Controllo sui tempi execute (1 CLK time) Permette la realizzazione di temporizzazioni precise se controllate in software a livello macchina. Master Clock CLK (XTAL) = 20MHz (50ns) Clock di comunicazione SCLK = 1MHz (1μs) Controllare l’esecuzione (19 cicli CLK) in modo da avere un bit trasmesso sull’interfaccia ogni 20 Master CLK.

9 Interfaccia Seriale ad 1MHz 16bit (Crystal, YamahaDSP) [2]

10 Funzioni Aggiuntive  Ergonomia [1]
1.Gestione di un Display LCD (utilizzo di 4bit paralleli + 3 linee) Controller Hitachi HD44780 trasmissione half-byte parallela (4bit) abilitazione (1 linea) Register Select (istruzioni/mappa ASCII) (1 linea) Retroilluminazione (1 linea) 2.Decodifica IR RC5 (utilizzo di 1linea per il fotorilevatore) Standard Philips codice Manchester Modulato a 36kHz trasmissione di 14bit (5 adr, 6 cmd, 1 tog, 2start, rc5ok) Costant Bit-Time 1.778ms MSB LSB Memorizzazione e Riconoscimento codice: utilizzo di un solo byte (command)

11 Funzioni Aggiuntive  Ergonomia [2]
Stand-BY 3.Implementazione Stand-BY (utilizzo di 1 linea) Tolgo Alimentazione Sez.Analogica Sleep (linee ad alta impedenza) SLEEP Function Gestione Interrupt Event (linea RB0) Valuta INT0 (Power key) Problema: Riuscire a decodificare RC5 Valuta RC5 (Power code) N Clock scalato a 312.5kHz (1:64  T=3.2µs) Power? Y Wake-UP 4.Gestione Rampa Volume (software) Evitare Transizioni Brusche durante il cambio di ingresso Rampa Negativa (fino a guadagno = 0) Commutazione Ingresso Rampa Positiva (ripristino)

12 Flow Chart : Software Realizzato (versione 1.2b)
Start RUN 1st Time? Y Load Defaults and Store in EEPROM N Demo ? Y Demo Loop Acquire RC5 Codes N Exit Channel Names Setup ? Y Store EEPROM Values N USE EEPROM Settings Refresh LCD Power ? Y Exit Evalutate KEYS Stand-BY Loop N Evalutate RC5 Command ? Y SPI, Gain Set to PGA2310 N Input Set (Relay act.) Ramp Store EEPROM Values

13 Realizzazione Layout Prototipo: Routing
1.Interferenza EM sulle linee (sng. Digitali TTL e HF, sng. Analogici BF) Separazione Sezione Analogica da Digitale Filtraggio sulla Sezione Analogica Schermo EM(I/C) RFI (box in rame) 2.Diafonie/Interferenza Canali (configurazione masse a stella) Configurazione Masse a stella Distanza e Geometria percorsi 3.Implementazione ICSP (In Circuit Serial Programming) Previsione connettori per ICSP Uso di Jumper per isolare Capacità Alimentazione

14 Realizzazione Layout Prototipo: PCB finale

15 Considerazioni Conclusive : Conoscenze raggiunte
In Particolare questo progetto mi ha permesso di: Utilizzare/Soddisfare standard Elettrici e di Comunicazione Implementare sistemi completi basati sui Microcontrollori Approfondire l’utilizzo di strumenti CAD per Layout Valutare problemi legati ad Interferenza EM (segnali) Sviluppare un progetto nella sua completezza : Progettazione  Realizzazione  Collaudo  Revisione Grazie per la Vostra Attenzione …