Esempi di sistemi di trigger MUSE FPGA-simple CMS-I level CMS-II level TINA TRASMA.

Slides:



Advertisements
Presentazioni simili
Capitolo 4 Logica sequenziale
Advertisements

SISTEMA DI ACQUISIZIONE E DISTRIBUZIONE DATI
D. Menasce1 Queste trasparenze sono disponibili sul sito web dellautore: (selezionare lopzione COURSES) Queste.
I DATI LE ISTRUZIONI LE STRUTTURE FONDAMENTALI
Circuiti sequenziali Capitolo 5.
Laureando: Emanuele Viviani
Tipologie di Controlli in Ambito Industriale
Time Sharing Il termine “Time Sharing” proviene dall'inglese e significa letteralmente “partizione di tempo”. Questa è una tecnica sviluppatasi negli.
Presente e futuro dellelettronica digitale in ambito spaziale Frascati 16/2/05 Dip. Scienze fisiche Università Federico II di Napoli INFN sez. Napoli stefano.
MASOERO FEDERICA Progetto web cooperativo:
SISTEMA DI ACQUISIZIONE
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Introduzione ai PLC.
Laboratorio di Fisica Nucleare e Subnucleare
Corso Fisica dei Dispositivi Elettronici Leonello Servoli 1 Retta di carico (1) La retta dipende solo da entità esterne al diodo.
Convertitore A/D e circuito S/H
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
1.7 Risorse di sistema Comprendere le risorse di sistema Gestire le risorse di sistema.
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
TOPEM Meetings Catania,
Roma 28 gennaio 2002 Beam Monitor per il TOP-Linac E. Cisbani, G. Vacca Riunione di lavoro TOP gennaio 2002 Polo Oncologico e Dermatologico I.F.O.
Tomografia al Seno con Luce di Sincrotrone
1 DAQ Layout VME Readout Unit (XDAQ) TTCvi TTCex TRG BSY Builder Unit (XDAQ) Monitor (ORCA) BSY TRG CCB MiniCrate DT Chamber 1 ROB CCB MiniCrate DT Chamber.
Uso dell’oscilloscopio
Misure di Tempo Introduzione Discriminatori
Le procedure di gestione input/output Poiché le operazioni di input/output sono più lente rispetto alla velocità del processore, occorrerà sincronizzarle.
TECNICHE DI INPUT/OUTPUT
Modulo 1 - Concetti di base della Tecnologia dell'Informazione
L' ARCHITETTURA DI VON NEUMANN
Università di Modena e Reggio Emilia
Esempi di sistemi di trigger MUSE FPGA-simple CMS-I level CMS-II level TINA TRASMA.
Sistemi di trigger Sistemi di trigger :
Ottimizzazione del tempo morto
1.1 Sistemi di elaborazione
gestione della memoria
Il linguaggio Fortran 90: 3. Procedure e Funzioni
WATCHDOG TIMER E’ un oscillatore interno al  C, ma indipendente dal resto dei circuiti, il cui scopo è quello di rilevare eventuali blocchi della CPU.
INSTALLAZIONE E MESSA IN SERVIZIO ESEMPI DI PROGRAMMAZIONE
Variabili Numeriche –Interi (byte, short, int, long): complemento a 2 –A virgola mobile (float, double): IEEE 745 Alfanumeriche –Carattere (char): Unicode.
Analisi e Sintesi di un contatore BCD con Quartus II
Rivelazione e studio dei raggi cosmici Stage estivo giugno 2006 Ivan Girardi, Giovanna Lacerra Lic. Scientifico Pasteur Alessandro Calandri, Ludovico.
Calcolatori Elettronici Il Processore (2)
Relatore: Prof. Vincenzo Patera Correlatore:Prof. Adalberto Sciubba
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
Digital Pulse Processing (DPP) in Fisica Nucleare
Sistemi Elettronici Programmabili
MICROPROCESSORI Un processore è un circuito integrato in grado di effettuare operazioni di calcolo o di elaborazione dell'informazione Il circuito contiene.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
TOTEM: Relazione e proposte finanziarie Referee: G: Chiefari, M. Curatolo, M. de Palma CSN1 - Trieste 22/09/2006.
Tecniche di Acquisizione dati I (DAQ) Leonello Servoli
Laboratori Nazionali di Frascati
STRUTTURA DELL’ELABORATORE
Conversione Analogico/Digitale Le grandezze fisiche che vogliamo misurare variano con continuità in un dato intervallo ed in funzione del tempo: sono descrivibili.
Determinazione della velocità media dei muoni dai raggi cosmici
Il Metodo Scientifico.
Laboratorio II, modulo 2 (Fisica) Tecniche di Acquisizione Dati (Informatica) Giovanni Ambrosi Matteo Duranti
Status dei test con raggi cosmici a Napoli Massimo Della Pietra Riunione RPC Italia Roma “TorVergata” 7/8 ottobre 2003.
Stato lavori Superpix1 e ApselVI Fabio e Filippo 1 “... siam mica qui a rubar le noccioline a CHIP e CIOP!”
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
Una soluzione, molte applicazioni Integrated Electronic Solution PowerSupply Flex.
Acquisizione dati con ADC 0831 e PIC 16F84
S VILUPPO ELETTRONICA PER EMC BELLEII INFN ROMA3 Diego Tagnani 10/06/2014 ROMA 3 : D. P.
Trigger ideale: seleziona tutti gli eventi interessanti, scarta quelli che non ci interessano; Trigger reale : alta efficienza per gli eventi interessanti,
Laboratorio II, modulo Conversione Analogico/Digitale ( cfr.
Modulistica per l’elettronica nucleare
Transcript della presentazione:

Esempi di sistemi di trigger MUSE FPGA-simple CMS-I level CMS-II level TINA TRASMA

Esempi di sistemi di trigger: TRASMA

Il trigger di TRASMA trigger basato su moduli standard + PLU Il modulo centrale del trigger era un dual gate generator usato per la gestione del tempo morto Questo modulo è molto versatile può essere semplicemente usato come generatore di gate, gate& delay, onde quadre, segnali di lunghezza variabile (Dead Time) In questo modo ho un generatore di gate e delay variabili Genero un segnale di lunghezza variabile regolabile con il selettore Ho costruito un generatore di onde quadre

Esempi di sistemi di trigger: TRASMA Con il selettore posto in latch può generare il tempo morto del sistema e dare il main trigger allacquisizione Start Dead-Time Stop Dead-TIME start stop out

Esempi di sistemi di trigger: TRASMA Il segnale di tempo morto può direttamente essere utilizzato per fare partire tutti i gate necessari allacquisizione dei segnali Stop latch Tempo morto dal latch Start latch I discriminatori generano un segnale di molteplicità gate conversioneCPU-readout

Esempi di sistemi di trigger: TRASMA Stop latch Tempo morto dal latch Start latch Il latch veta automaticamente la generazione di nuovi gate dovuti allarrivo di altri segnali dai discriminatori gate conversioneCPU-readout Nuovo evento rigettato Larrivo di un nuovo evento non può fare scattare nuovamente il segnale dead-time poichè è già attivo

PARTICOLARITA sistemi di trigger: TRASMA Alcune particolarità di TRASMA che vi racconto non per usarle ma per spingervi a guardare bene tutte le caratteristiche dei moduli che avete a disposizione per utilizzarli al meglio CFD gamma RDV Gate generators QDC Inhibit output ritardo

Esempi di sistemi di trigger: TRASMA Rimuovo il gate inhibit dagli RDV per potere generare i gate Stop latch Tempo morto dal latch Start latch I discriminatori generano un segnale di molteplicità gate conversioneCPU-readout Rimuovo gate Inhibit Il gate di ogni cristallo è individuale generato dal suo CFD perfettamente temporizzato

Esempi di sistemi di trigger: TINA TINA è stato il primo trigger integrato costruito dal reparto acq ed elettronica dei LNS È basato su di un pattern unit da 16 bit Allinizializzazione dobbiamo dichiarare le configurazioni di ingresso valide Allarrivo di un evento la configurazione di ingresso viene analizzata e, se buona, si generano dei segnali che possono essere utilizzati per generare i gate Può generare un clear nel caso di evento rigettato Gestisce il segnale di tempo morto che parte automaticamente e viene rimosso da un comando camac che viene generato dalla CPU di readout Gestisce il LAM ( look at me ) comunicando alla CPU che ci sono dati pronti da leggere negli ADC

Esempi di sistemi di trigger: TINA Ha permesso di sostituire un trigger fatto da alcuni crate nim ed alcuni moduli camac PLU DELAY Ok event Bad event lam Stop Dead time Stop Dead time CPU readout Per costruire ogni blocco 20 anni fa occorrevano molti moduli diversi per convertire i segnali logici da nim a ttl o ECL

Esempi di sistemi di trigger: MUSE MUSE è un TINA enhanced in cui si è tentato di integrare sistemi logici e sistemi analogici lasciando molti margini di flessibilità per prevedere possibili accoppiamenti con diversi rivelatori Innanzitutto è provvisto di vari input analogici dove possiamo connettere le catene di molteplicità delle varie ring di chimera

Esempi di sistemi di trigger: MUSE MUSE è un TINA enhanced in cui si è tentato di integrare sistemi logici e sistemi analogici lasciando molti margini di flessibilità per prevedere possibili accoppiamenti con diversi rivelatori Se devo accoppiare un rivelatore esterno posso usare uno dei 10 input logici ulteriori Ho un uscita or ed un uscita multiplexata da cui posso visualizzare le molteplicità in input

Esempi di sistemi di trigger: MUSE Ha degli input prioritari per un trigger di livello 0 cui solitamente colleghiamo il segnale di or che utilizziamo come master per ripulire le memorie di ingresso Ha input per il busy dei qdc per poterne meglio gestire il tempo morto

Esempi di sistemi di trigger: MUSE Ha ovviamente tanti output che ci servono per controllarne il funzionamento, tra cui le coincidence window ( tempo di attesa delle molteplicità e dei segnali logici) il tempo morto.. loutput principale è il segnale di evento accettato, ma anche quello di evento rigettato per la generazione di eventuali clear

Esempi di sistemi di trigger: MUSE Era specializzato per la gestione di un sistema di readout basato su moduli FDL che avevano bisogno di un segnale TTL e di un pattern logico per fare partire il readout dei QDC Avrebbe dovuto poter generare tutti i gate necessari per lacquisizione ma questo non è stato poi realizzato per varie difficoltà realizzative Per temporizzare bene i gate aveva pure un ingresso per la radiofrequenza del CS Come tutti i moduli qualche lucetta accesa ti rassicura del fatto che ci sia la corrente

LOGIC SIGNALS PATTERNPATTERN UNITUNIT MULTMULT BUILDERBUILDER MULTIPL. FROM CFD DETECTOR FAST OR ZERO LEVEL TRIGGER LOGIC SIGNALS PATTERN MEMORY OK EVENT VALID PATTERN TO VME EVENT COUNTER FDL CONTROLLER SYSTEM QDC BUSY END CPU BUSY FDL STROBE OK ZERO BAD EVENT CLEAR GENERATOR STOP GATE CLEAR EXTERNAL TIME REFERENCE GATE GENERATOR SYSTEM GATES MAIN TRIGGER Esempi di sistemi di trigger: MUSE Vi racconto meglio la logica del trigger Gate enable reset

FDL CONTROLLER SYSTEM QDC BUSY END CPU BUSY FDL STROBE Esempi di sistemi di trigger: MUSE Vediamo più in dettaglio il sistema di controllo del readout EVENT COUNTER conversionereadout Single event readout END CPU BUSY start FDL trigger QDC -Busy OK -Event DEAD - TIME

Esempi di sistemi di trigger: MUSE Multi - event readout conversione OK Eventi start FDL trigger readout END CPU Busy conversione (dead-time) 0 Event counter