Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”

Slides:



Advertisements
Presentazioni simili
Capitolo 4 Logica sequenziale
Advertisements

La struttura fisica e logica di un elaboratore
Perché le interruzioni?
Definizione e tipi di implementazione
IL MICROCONTROLLORE ST6
Introduzione allarchitettura dei calcolatori 2/ed Carl Hamacher, Zvonko Vranesic, Safwat Zaky Copyright © 2007 – The McGraw-Hill Companies srl Versione.
Elaboratore e Sistemi Operativo
Gestione del processore
Circuiti sequenziali Capitolo 5.
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
L’organizzazione della comunicazione di I/O G. Vercelli
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
PSPICE – Circuiti sequenziali principali
Esercizio Semaforo Un processore è interfacciato a due periferiche di input che indicano il numero di autovetture passate nelle due direzioni di un incrocio.
Macchina a stati finiti DMAC 1.I/O dalla memoria al disco in modalità Burst 2.I/O dalla memoria al disco in modalità Burst Stealing 3.I/O dal disco alla.
Criticità sui dati Consideriamo una sequenza di 5 istruzioni
Criticità sul controllo
Il livello Microarchitetturale
L. Servoli - Corso Fisica dei Dispositivi Elettronici 1 Uno scheduler deve avere implementate almeno le seguenti funzionalità: 1) Inizializzatore: preparazione.
Il Linguaggio Macchina
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
Strutture dei sistemi di calcolo Funzionamento di un sistema di calcolo Struttura di I/O Struttura della memoria Gerarchia delle memorie Architetture di.
EVOLUZIONE DEL PC Legge di Moore: La potenza dei calcolatori raddoppia ogni 18 mesi Metà anni 80 (Personal Computer IBM AT) Architettura 16 bit interna,
Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per lambiente e il territorio Il calcolatore Stefano Cagnoni e Monica Mordonini Dipartimento.
CPU (central process unit)
La macchina di von Neumann
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Le procedure di gestione input/output Poiché le operazioni di input/output sono più lente rispetto alla velocità del processore, occorrerà sincronizzarle.
Architettura degli elaboratori
I vettore interruzioni
La schedulazione dei processi
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
Architetture dei Calcolatori (Lettere j-z ) Il Processore
Architettura del calcolatore
Introduzione al linguaggio assembly del microprocessore a parte
ARCHITETTURA DI UN ELABORATORE
Esame Orale Di Reti Logiche
Unità centrale di processo
Struttura di un SO Menu Struttura SO Algoritmo Programma Processo
CURRICOLO DI SISTEMI DI ELABORAZIONE E TRASMISSIONE DELLE INFORMAZIONI PER ISTITUTI TECNICI INDUSTRIALI CLASSE III Progetto ABACUS Progetto ABACUS GRUPPO.
Architettura di una CPU
Progettato e realizzato Da Daniele Scaringi 5AET
WATCHDOG TIMER E’ un oscillatore interno al  C, ma indipendente dal resto dei circuiti, il cui scopo è quello di rilevare eventuali blocchi della CPU.
Calcolatori Elettronici Il Processore
Sistemi Elettronici Programmabili: Riepilogo 1 Sistemi digitali : Riepilogo Sistemi Elettronici Programmabili.
Calcolatori Elettronici Il Processore (2)
Corso di Laurea in Informatica Architettura degli elaboratori a.a La macchina programmata Instruction Set Architecture (2) Istruzioni I-type Indirizzamento.
Gestione dei dispositivi di I/O:
Sistemi Elettronici Programmabili
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
OSCILLATORE E’ un circuito elettronico che genera forme d'onda senza avere un segnale di ingresso. Nel Microcontrollore gli impulsi generati dall'oscillatore.
UNIVERSITÀ DEGLI STUDI DI BOLOGNA
Architettura di un calcolatore e linguaggio macchina.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
I MICROPROCESSORI.
Vediamo com'è fatto internamente un microcontrollore PIC, quali dispositivi contiene e come interagiscono tra loro. Nella figura seguente viene riprodotto.
Il calcolatore Stefano Cagnoni e Monica Mordonini
Struttura Fondamentale degli Elaboratori Elaboratore –È un sistema numerico –È un sistema automatico –È un sistema a programamzione registrabile –Ha una.
ELETTRONICA DIGITALE – circuiti sequenziali
Esercizio Semaforo Un processore è interfacciato a due periferiche di input che indicano il numero di autovetture passate nelle due direzioni di un incrocio.
Come esegue le istruzioni il microprocessore Un’istruzione è sempre composta da più operazioni elementari.
Il Processore Il processore è la componente dell’unità centrale che elabora le informazioni contenute nella memoria principale L’elaborazione avviene eseguedo.
Dalla macchina di Von Neumann …
Gli interrupt Richiesta di attenzione alla cpu. Viene generato un segnale detto di interrupt diretto alla cpu.
Click to add text L’ Unità di Elaborazione. Struttura : Unità di controllo: coordina attività CPU ALU: unità aritmetico-logica, esegue operazioni tra.
Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – simulazione di circuiti combinatorii Decodificatore e Multiplexer.
Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
Transcript della presentazione:

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano2 Gestione “logica” del tempo

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano3 Gestione “logica” del tempo, lo schema pspice

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano4 Gestione “logica” del tempo, la simulazione

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano5 Gestione “logica” del tempo, la simulazione

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano6 La logica della richiesta di Interrupt e del ciclo interruzione T3

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano7 La registrazione di una richiesta di Interrupt Come si osserva dal diagramma precedente la registrazione della eventuale richiesta di Interrupt nel registro R avviene durante l’esecuzione di una istruzione (quindi in qualsiasi periodo esclusi i periodi T0-T1-T2), nel caso naturalmente che l’IRQ sia stato abilitato in passato mediante l’istruzione ION e che sia attiva almeno una delle flag FGI ed FGO; l’equazione logico/temporale è: T0* T1* T2* (IEN) (FGI + FGO): R  1 Alla fine del ciclo di Interrupt che verrà attivato alla fine dell’istruzione in corso, il registro R se è settato verrà rimesso a 0, in attesa della eventuale prossima istruzione. L’equazione logica è: R T2:PC  PC + 1, IEN  0, R  0, SC  0 Di questa equazione implementiamo solo la parte relativa all’azzeramento del registro R e del Sequence counter SC a cui forniremo il segnale di reset.

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano8 Schema completo della logica IRQ

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano9 Un secondo blocco logico: istruzioni relative ai registri ed all’I/O T3

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano10 Il contatore Il contatore converrà realizzarlo con dei f/f di libreria già pronti, la cui sigla è 74107, nel modo seguente.

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano11 Il contatore: simulazione e stimoli Per iniziare la simulazione occorre resettare il contatore, cioè mandare a zero le uscite dei varii flip/flop. Questo va fatto nel modo illustrato, cioè mettendo basso il clear di tutti i f/f (segnale ck_enable) quando il livello del clock è alto. Q0 Q1 e Q2 sono i bit del contatore.

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano12 Il contatore: simulazione e stimoli Per iniziare la simulazione occorre resettare il contatore, cioè mandare a zero le uscite dei varii flip/flop. Questo va fatto nel modo illustrato, cioè mettendo basso il clear di tutti i f/f (segnale ck_enable) quando il livello del clock è alto. Q0 Q1 e Q2 sono i bit del contatore.

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano13 Il Flip/Flop R - request

Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano14 Il Flip/Flop R - request