Elettronica per l‘upgrade di MEG 31 Gennaio 2013 Donato NICOLO’ (per conto di MEG-Pisa)

Slides:



Advertisements
Presentazioni simili
Primary Italian Saying How You Are.
Advertisements

Sviluppo di un’interfaccia Camera Link - FPGA
Local Trigger Control Unit prototipo
BRISCOLA GO ON AVANTI. Storia I giochi di carte hanno le origini più disparate e vengono collocati in differenti epoche, la Briscola risale al La.
Sistema di calibrazione temporale Trasmissione del Clock e del tempo assoluto Nemo Fase1.
ASIC per TOF-PET: caratteristiche generali
Roma 28 gennaio 2002 Beam Monitor per il TOP-Linac E. Cisbani, G. Vacca Riunione di lavoro TOP gennaio 2002 Polo Oncologico e Dermatologico I.F.O.
Tomografia al Seno con Luce di Sincrotrone
Motor Sizing.
Paolo Bagnaia - 10 January invecchiamento. elettronica di read-out; shielding (MDT, RPC, …); HLT + DAQ; _________________________ NB :non include.
Frequency Domain Processing
Esempi di sistemi di trigger MUSE FPGA-simple CMS-I level CMS-II level TINA TRASMA.
Ottimizzazione del tempo morto
 Sviluppi di Elettronica:  Pixel front-end chip 1 GHz PLL, LVDS driver, Serializzatore  G. Mazza (To) Power distribution e/o Voltage regulator  A.
VIPIX, pSuperB, (SuperB) Atlas/FTK M. Villa 04/11/2010.
Novita’ FTK da luglio P. Giannetti per il gruppo FTK Review Amchip - lieve cambiamento alla schedule Il problema del cooling ed I tests a punto 1 Test.
Sezione di Padova Contributo alla costruzione dei layers 6,7 Possibili task per PADOVA:  precedente proposta: R&D della procedura di assemblaggio degli.
SOTTOSISTEMA DI MEMORIA
LHCB G. Martellotti CSN RRB Ottobre 2004 # gestione overcosti RICH e MU # - profili dispesa CORE e CF - M&O A.
Attivita` di TileCal 2013 C.Roda Universita` e INFN Pisa Riunione referees ATLAS Roma 1 C.Roda Universita` e INFN Pisa.
G. Martellotti Roma RRB 16 Aprile Presentazione M&O cat A (per LHCb i M&O cat B sono gestiti autonomamente e non sono scrutinati fino al 2005/2006)
1 M&O cat A - consuntivo provvisorio modifica del preventivo 2004 M&O cat B ancora non sono previsti. (saranno presentati al RRB di Aprile) Profili.
1 CSN1, 16/6/2006E. Robutti Programma e richieste per il test beam di TOTEM Enrico Robutti INFN Genova Riunione CSN1 Roma, 16 Maggio 2006.
Produzione del chip standard cell AMchip03 Per SVT a CDF Breve descrizione dei tests del prototipo e risultati 1.il chip funziona (up to now) 2.ma yield.
B.Borgia 26/3/20081 Stato elettronica UG controllo TRD 26 Marzo 2008 A.Bartoloni, B.Borgia, F.Spada.
Digital Pulse Processing (DPP) in Fisica Nucleare
M. Citterio Roma 10 Gennaio 2006 Costo per l’upgrade del Calorimetro Elettromagnetico ad Argon Liquido di Atlas Mauro Citterio INFN Milano.
Nicolo` Cartiglia Stato dell'elettronica di ECAL - La situazione e' in continua evoluzione. Entro l'estate si formalizzera` la decisione su quale elettronica.
Un problema multi impianto Un’azienda dispone di due fabbriche A e B. Ciascuna fabbrica produce due prodotti: standard e deluxe Ogni fabbrica, A e B, gestisce.
Accoppiamento scalare
F. Marchetto – INFN- Torino GigaTracKer: status report 25 Maggio Update su infra-structures 2. Stato del cooling 3.Bump-bonding e thinning 4. Stato.
MUG-TEST A. Baldini 29 gennaio 2002
GuidoTonelli/Università di Pisa ed INFN/Gruppo1/Roma Richiesta di partecipazione alle spese per il procurement attraverso il meccanismo del.
SUMMARY Transmission and distribution of the electric energy RIEPILOGO Trasmissione e distribuzione dell’energia elettrica RIEPILOGO Trasmissione e distribuzione.
SUMMARY Different classes and distortions RIEPILOGO Le diverse classi e le distorsioni RIEPILOGO Le diverse classi e le distorsioni.
GRUPPO III CDS 14 Luglio 2014 Richieste per il bilancio 2016.
Tipologie e caratteristiche degli amplificatori a retroazione
MS - NA62 TDAQ INFN – Settembre 2011 TDAQ in generale Distribuzione clock/trigger: progetto definito, moduli finali in arrivo (?), installazione prevista.
Filtri del secondo ordine e diagrammi di Bode
 SLP Tests in VME test stand: Saverio – Pierluigi (Daniel)  New test stand: Enrico (Saverio – Pierluigi)  VME Tests versus new test stand tests (Enrico-Saverio-Pierluigi)
P5  2009 shifts VS shifts until the end of 2009  2010 plan.
CSN1 - Lecce - 22/9/03CMS referees1 Relazione Referees CMS R. Calabrese P. Campana M. Dell’Orso M. Morandin.
SUMMARY Real operational amplifiers RIEPILOGO Amplificatori operazionali reali RIEPILOGO Amplificatori operazionali reali.
SUMMARY Interconnection of quadripoles RIEPILOGO Interconnessione di quadripoli RIEPILOGO Interconnessione di quadripoli.
1 CSN1 - Lecce 26/09/2003 TOTEM Relazione e proposte finanziarie Referee: G: Chiefari, M. Curatolo, M. de Palma.
Online U. Marconi Milano, 21/9/ ~ 9000 optical link 40 MHz PCIe based readout 30 MHz × 100 kB/evt 5 Gb/s, 300 m long fibres from the FEE directly.
CMS RPC ITALIA' , Settembre Ischia-ITALIA RPC DCS Giovanni Polese.
MS - NA62 TDAQ INFN – Maggio 2012 NA62 TDAQ status report M. Sozzi Incontro con referee INFN CERN – 25 Maggio 2012.
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
LSPE-SWIPE Crate for readout electronics 3 Nov 2014 Marco Incagli, Franco Spinella.
Mu2e Waveform Digitizer Review Franco Spinella – Luca Morescalchi 25/6/2015.
MEG (Torino 25 settembre 2012: A.Baldini) Stato dell’esperimento e generalita’ sull’upgrade.
What’s new in KLOE-2? Testing procedures after assembly: Tests with X-ray gun (6 KeV source) for gain measurements (I-V curve) Tests with  source for.
S VILUPPO ELETTRONICA PER EMC BELLEII INFN ROMA3 Diego Tagnani 10/06/2014 ROMA 3 : D. P.
Firmware per il Trigger del RICH Cristiano Santoni Università degli studi di Perugia INFN - Sezione di Perugia Meeting generale GAP 13/01/2014.
SUMMARY Checking RIEPILOGO Verifiche RIEPILOGO Verifiche.
1 OUTLINE CSN I, Roma 19-20/1/2015 RICH&THGEMSilvia DALLA TORRE Impegni per costruzioni – bilancio 2014 Read-out rivelatori ibridi ottobre 2014 – gennaio.
Elettronica Monitoring, DAQ 27 Aprile 2016 M. Iacovacci, S. Mastroianni, O. Escalante, P. Di Meo.
Laboratorio II, modulo Conversione Analogico/Digitale ( cfr.
MM news & status -Final Design Review -NA for NSW -altre attività MM.
Elettronica per MEGup Donato Nicolo` Pisa 9 Luglio 2013.
Antonio CaponeKm3 - incontro con referees INFN presentazione richieste Composizione del Gruppo Km3 nel 2014.
The FOOT Calorimeter No TOF, high density and good energy resolution -> BGO TOF asks for 1.2 m lever arm -> R = 20 cm with 100 angular aperture of the.
Waveform Digitizer Review
R&D fase 2 – RPC 4st meeting
Digitizer ReAdout Controller Dirac
TC Test a BTF ad inizio settembre : scelta SiPMT a fine ottobre Finalizzazione disegno meccanica entro fine anno Utilizzo parte FI per ascquisto.
Donato Nicolo` Pisa 9 Settembre 2013
P. Giannetti per il gruppo FTK
Preliminary results of DESY drift chambers efficiency test
Transcript della presentazione:

Elettronica per l‘upgrade di MEG 31 Gennaio 2013 Donato NICOLO’ (per conto di MEG-Pisa)

Schema attuale funzioni di DAQ e trigger separate DAQ schede DRS 1.6 (0.8) GS/s, BW = 200 MHz) tot. canali : 900 (XEC) (TC) (DC) + 30 (aux) occupazione: 5 crate standard VME64x 6U trigger schede Type1 (WFD 100 MHz + FPGA) “ Type2 (deserializzatori+FPGA) “ Type3 (WFD 100 MHz) “ ancillary (distribuzione CLK e segnali di controllo) occupazione: 3 crate VME64x 6U + 1 crate 9U splitter uscite 1:1 high BW per DRS, 1:1 e 4:1 low BW per trigger occupazione: 4 crate 6U Previsione per l’upgrade canali: 3000(DC) (XEC) (TC)  spazio insufficiente necessaria BW piu`larga (risetime MPPC + DC cluster timing) 2

Will it fit? Extending current electronics 29 March 2012 Page 3 XEC part would require 4-5 times rack space (excluding HV for MPPCs) Trigger latency would increase due to longer cables DC part needs upgrade from 200 MHz to 1 GHz PSI VME board is at end of life (some parts are not produced any more) Estimated cost: 3 MCHF XEC part would require 4-5 times rack space (excluding HV for MPPCs) Trigger latency would increase due to longer cables DC part needs upgrade from 200 MHz to 1 GHz PSI VME board is at end of life (some parts are not produced any more) Estimated cost: 3 MCHF

Schema proposto Ogni crate ospita: 16 schede “integrate” DAQ+trigger (WaveDREAM) – formato Euro-Card 3U (custom backplane per handshaking segnali controllo) – front-end con amplificazione a 2 stadi, BW > 700 MHz – Chip DRS4/5 per GS/s + PLL per sincronizzazione CLK – ADC 12-bit 80 MS/s  campionamento segnali (limitati in banda) per trigger – comparatori veloci  timing per trigger – FPGA Spartan6 (con Gbit link per trasmissione dati via GTP) – implementazione stessi algoritmi di ricostruzione su schede “Type1” 1 DAQ “concentrator” board – ricezione bus dati da 16 schede sullo stesso crate – invio a PC mediante socket ethernet 1 trigger board – 1 FPGA Virtex6 e implementazione algoritmi “Type2” – 1 chip di memoria associativa per pattern recognition di tracce – trasmissione a scheda “concentrator” master via transceiver GTX 4

Old vs. New DAQ layout Page channels256 channels

Integrate HV, DRS and trigger on same board Digitize all inputs continuously with 85 MHz/12 bit Upon trigger, read DRS through same ADC Put MPPC HV (70-210V) on boards Go away from VME Higher density Cheaper Faster “Added value” to DAQ boards Switchable gain amplifiers Second level trigger New electronics scheme Page 6 analog front end DRS AD bit 65 MHz MUX FPGA trigger LVDS DRS4 global trigger bus Inputs “Dead” space

New crate standard 29 March 2012 Page 7 3 HE 19” crates Custom backplane Venting from front to back half height backplane → no dead space 16 DAQ boards (256 channels) One power supply (24V) One “DAQ data concentrator” board GBit Ethernet Global Clock Input One “Trigger concentrator” board Trigger bus Interface to global trigger boards Allows compact design Up to 14 crates (3584 channels) in standard rack Less crates if we allow space for bending cables

Struttura ad albero 8 DAQDAQ TRIGTRIG WaveDREAM from detectors... to the PC... TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG TRIGTRIG MasterMaster CLKGenCLKGen CLKGenCLKGen CLKGenCLKGen CLKGenCLKGen CLKGenCLKGen CLKGenCLKGen

WaveDREAM block schematics 29 March 2012 Page 9 MPPCs need high gain range for calibration and low gain range for DAQ → switchable gain First version showed 3x expected noise, re-designed prototype currently in production

Altre caratteristiche Risoluzioni t eγ – comparatori DAQ su singoli ingressi – latch time corretto per time-walk mediante look-up tables  σ < 1 ns E γ – campionamento piu`lento (80 vs 100 MHz) compensato da migliore risoluzione (12 vs 10 bit) ADC – range dinamico piu`ampio  OK per risoluzione sul singolo phe dei nuovi fotosensori θ eγ – raccolta della luce piu`fine (sia su XEC che TC)  migliore risoluzione in posizione e direzione relativa Riduzione dati event size – on-line zero suppression, grouping 4:1, 9:1 per segnali a bassa ampiezza event rate (trigger di secondo livello) – uso del chip di memoria associativa in combinazione con FPGA  implementazione algoritmi di pattern recognition e track filter 10

Backplane connectivity 29 March 2012 Page 11 Star connectivity for GTP SERDES Slave Select Bus connectivity for SPI (except SS) MISC Clock Trigger Serial Peripheral Interface Bus

Can accommodate longer trigger decision times than the current 380 ns Local trigger for TC causes DRS readout (now possible with WaveDREAM boards) Missing global trigger causes abort and restart of DRS boards Good global trigger confirms DRS readout Run at higher sampling speed → better timing resolution 2 nd level trigger 29 March 2012 Page 12

Currently: 10 3x10 7  /s, 99% lifetime, 68 MB/s per 640 channel Planned: 54 7x10 7  /s, 99% lifetime ⇒ 6x higher data rate Crate readout: 100 MB/s per 256 channels ⇒ 3.7x Improved trigger (finer XEC/TC granularity, improved timing) ⇒ 1.6x 3.7 x 1.6 = 6x Optional: 10 Gbit Ethernet 500 MB/sec ⇒ 7x 2 nd level trigger ⇒ 2 x 3.7 = 7x PC’s: dual core vs. 2x8 cores ⇒ 16x Local disks: 500 MB vs. 4 GB ⇒ 8x PSI network: 1 Gbit vs 10 Gbit (?) ⇒ 10x Offline storage: 300 TB/year vs. 600 TB/year ⇒ requires online filtering (pre-selection) DAQ readout data rate 29 March 2012 Page 13

Whole circuit works on virtual +68 V ground Connectors can stay on ground Regulation +68 V … +73 V Current sense ~1 nA resolution Cheap 5V DAC & ADC, estimated costs: <8 CHF / channel Option for staggered SiPMs: +138 V … +143 V (Two) +208 V … +213 V (Three) Keep old HV for PMTs Planned High Voltage 29 March 2012 Page 14

HV piggy back 29 March 2012 Page 15 DC – DC 68 V DAC Op-Amp Same DAQ board can be used with/without HV Broken HV can be easily replaced 68 V / 200 V generation either on-board or through backplane DC – DC 68 V

Putting it all together 29 March 2012 Page Blades on 7 HE 1 PC on 2 HE

Subdetector# Channels# DRS Board# Crates XEC MPPC XEC PMT pTC DC Total Costs WaveDREAM 2k1084 kCHF Costs 2k DAQ 2k TRG 2k 2k 280 kCHF DAQ Cost Estimate 29 March 2012 Page 17  1364 kCHF Cables & connectors excluded WaveDREAM costs based on certain estimations (PCB, assembly, chip costs) DC boards get cheaper w/o preamp Overall cost ~10-20% accuracy

Milestones 18 PSI Pisa

Stima dei costi Scheda trigger, costo unitario Circuito stampato + montaggio componenti 200 E FPGA 1000 E Memoria associativa 200 E PLL 150 E DC/DC 100 E EEPROM 50 E Passivi 100 E 1800 E x 50 = 90 kE Distribuzione CLK Schede ancillary (cristallo + fan-out LVDS) 5 kE Cavi schermati a basso skew 5 kE 10 kE Tot. 100 kE 30 kE (2013) 70 kE (2014) Elettronica per MEG2 19

trigger concentrator hardware Disegno schede 0.5 FTE 2013 Costruzione prototipi e test 1 FTE 2013/2014 Costruzione finale 0.5 FTE 2014/2015 Sviluppo firmware Algoritmi 0.5 FTE 2013/2014 Protocollo master-slave Backplane ? Richieste manpower 20

New DAQ & Trigger system is capable to fulfill our requirements for a MEG upgrade This is a NEW system build from ground up, but relying on proven technologies and ten years of experience New DRS4 timing calibration indicates improvement 35 ps → 9 ps (to be confirmed in next weeks) Total cost ~1.3 MCHF (PSI laboratory budget + REQUIP grant + ???) Schedule: WaveDREAM HW ready spring 2013 (delay because of pre-amplifier redesign) First firmware framework summer of 2013 → board available for tests Concentrator boards & crates design in 2013/14 Production 2014, commissioning in 2015 Conclusions 29 March 2012 Page 21