Antonio CaponeKm3 - incontro con referees INFN presentazione richieste Composizione del Gruppo Km3 nel 2014

KM3NeT–Torri, impegno di Roma –Produzione, test, integrazione di tutti i componenti dell'elettronica: front-end per PMT, controllo, acquisizione e trasf. dati su fibra, potenza, ricezione dati e trasferimento al sistema di Trigger&DAQ –Posizionamento "acustico" dell'apparato –Calibrazione e controllo dei "tempi" dei PMTs Sviluppi di nuovi sistemi di trasmissione, e ricez., multi-canale ottica di dati su fibra a terra. Integrazione Torri: fase rinviata a Sett. (LNS), Nov. (LNF) (tempi gare europee molto più lunghi del previsto …) Antonio CaponeKm3 - incontro con referees INFN presentazione richieste Roma & KM3NeT-Fase1 NEMO-Phase2 Tower

Antonio CaponeKm3 - incontro con referees INFN presentazione richieste KM3NeT-Fase1-Stringhe Nel 2015 inoltre il gruppo di Roma contribuirà alla calibrazione temporale delle stringhe sviluppando e realizzando un "laser Beacon" capace di illuminare DOMs posti a m di distanza: –Impulso  t ~ 100ps a 355nm e/o 532 nm –Calibrazione temporale dell'apparato –Verifica delle proprietà di trasmissione della luce in acqua (assorbimento, diffusione, …) anche in funzione di

ANTARES - Attività del gruppo di Roma - 1 Moltissime analisi sono ancora in corso. Il gruppo di Roma è attualmente impegnato in: –Rivelazione di sciami di altissima energia (simulazione/ricostruzione energia e direzione dello sciame) –Rivelazione di flussi di neutrini U.H.E. "downgoing" (  con E  >10 TeV) da sorgenti puntiformi Antonio CaponeKm3 - incontro con referees INFN presentazione richieste 20154

Antonio CaponeKm3 - incontro con referees INFN presentazione richieste 2015 Km3-Roma: Richiesta di finanziamento per La costruzione di 6 Torri e 24 Stringhe è prevista nel 2015 Missioni87,5 k€- Invent. 6,5 k€ Trasp. 3,0 k€-Costr. App.30,0 k€ Cons.105 k€ di cui 85 k€ sono il Common Fund di ANTARES (35k€) e KM3NeT (50k€)

Backup: altre misure dal sito di Capo Passero Km3 - incontro con referees INFN presentazione richieste

Backup: l'elettronica sviluppata per le 8 Torri di KM3NeT Km3 - incontro con referees INFN presentazione richieste

NEMO-Tower Floor electronics components SCI AcouDAQ NEXT FLOOR PREV. FLOOR 375VDC RS V 5.5V4.2V CPS FCM Hydrophones Optical Modules CTD / CSTAR / DCS TimCTRL RS-232 ADD/DROP backbone CPS PMT signal is analog compressed and digitized by FastADC 200 MHz) Hydro signal digitized 192 kHz) and streamed to shore Local parameters and oceanographic instruments Antonio CaponeKm3 - incontro con referees INFN presentazione richieste

KM3NeT-IT tower layout Tower base Floor #1 Floor #2 Floor #13 Floor #14 E/O Cable Junction Box 14 Floors + Base Tower 6 OMs per floor FCM HH TB FCM Star connection topology instead of daisy-chain Daisy-chain topology implies power loss due to connectors 2 Antonio CaponeKm3 - incontro con referees INFN presentazione richieste

KM3NeT-IT front end module Front End Module NEMO Phase 2KM3NeT-IT 2 Processing units 2 Architectures (Xilinx FPGA, Freescale DSP) 1 processing unit 1 architecture (same as FCM) Easier code maintainance From VHDL / DSPASM To VHDL / C++ Xilinx Spartan 6 FPGA Signal sampling: – differential 200 MHz 14 bit ADC – Programmable threshold for Zero-skipping – 8 bit compression on spe signals Analog conditioning: –Linear analog differential filtering –ADCs pedestal adjustment PMT HV management 20 Mbps link to FCM (8b/10b) Temperature & Humidity sensor Power requirement: 5V Safe reconfiguration from remote Dissipative linear voltage regulators Low noise DC/DC Reduced power consumption From ~2 W / OM To ~1 W / OM 2 x 8 bit ADC, non-linear compression Single 14 bit ADC, linear Simplified elaboration No need to “decompress” signals Simplified calibration process No need to calibrate each FEM at different temperatures Antonio CaponeKm3 - incontro con referees INFN presentazione richieste

KM3NeT floor electronics NEMO Phase 2KM3NeT-IT Dissipative linear voltage regulators (12 V, 5 V, 3.3 V, 2.5 V, 1.2) Lower power consumption From 7.5 W To ~3 W Active low noise DC/DC 5 different boards 2 boards Simplified integration, lower cost, simplified debug complexity 7 processing units 3 architectures (Xilinx FPGA, Microchip PIC, Freescale DSP) 1 processing unit 1 architecture (Xilinx FPGA w/ uBlaze MCU) Easier code maintainance From VHDL / DSPASM / C To VHDL / C++ Floor Control ModulePower Supply System Xilinx Spartan 6 FPGA Fixed latency transceiver onboard 2 isolated serial port + 1 LVCMOS 2 x AES3 stereo inputs 6 x OM interface Power requirement (FCM): ~3 W Safe reconfiguration from remote DC/DC (375 V -> 5, 1.2, 2.5, 3.3, 12 [V]) Voltage and current measure Antonio CaponeKm3 - incontro con referees INFN presentazione richieste