Esercitazione 8 Laboratorio di Architetture degli Elaboratori I

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

La struttura fisica e logica di un elaboratore
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Circuiti di memorizzazione elementari: i Flip Flop
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Il livello Microarchitetturale
Come aumentare le linee di I/O?
Architettura dell’elaboratore
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Contatore: esempio di circuito sequenziale
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
Registro a scorrimento
Unità centrale di processo
Traformazioni fra Bistabili e Registri
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
Sistemi Elettronici Programmabili: Riepilogo 1 Sistemi digitali : Riepilogo Sistemi Elettronici Programmabili.
Analisi e Sintesi di un contatore BCD con Quartus II
Calcolatori Elettronici Il Processore (2)
Circuiti di memorizzazione elementari: i Flip Flop
Architettura degli Elaboratori 1
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
Hardware Struttura fisica (architettura) del calcolatore formata da parti meccaniche, elettriche, elettroniche.
Calcolatori Elettronici
Hardware Struttura fisica (architettura) del calcolatore formata da parti meccaniche, elettriche, elettroniche.
© 2015 Giorgio Porcu - Aggiornamennto 01/12/2015 I STITUTO T ECNICO SECONDO BIENNIO T ECNOLOGIE E P ROGETTAZIONE Rappresentazione dell’ Informazione Sistemi.
EQUAZIONI NON LINEARI NEWTON MANOLO VENTURIN UNIVERSITÀ DEGLI STUDI DI PADOVA DIP. DI MATEMATICA PURA ED APPLICATA A. A. 2007/2008.
Huffman Canonico: approfondimento. Come abbiamo visto, Huffman canonico ci permette di ottenere una decompressione più veloce e con un uso più efficiente.
Laboratorio di Architettura Degli Elaboratori1 PSPICE – Circuiti sequenziali.
Elementi fondamentali dell’ Architettura di di un elaboratore elettronico.
© 2007 SEI-Società Editrice Internazionale, Apogeo
Alcune note, dalla rete, sui Sistemi cellulari
Sistemi e Applicazioni per l’Amministrazione Digitale
Algoritmi Avanzati a.a.2014/2015 Prof.ssa Rossella Petreschi
Sistema di Acquisizione Dati Per un Rivelatore di Muoni
I Circuiti Sequenziali ed i Flip/Flop
Comparatore e FlashADC con l’Op.Amp. “TDC” con l’FPGA LM35
GPIO: General Purpose Input Output I parte
INFORMATICA DI BASE I FONDAMENTI.
Pic16f84 Assembly I/O.
Microcontrollori e microprocessori
Logica binaria Moreno Marzolla
7. Strutture di controllo
I PERMESSI IN LINUX.
Cammino dei Dati (Datapath)
Verificare il dispositivo di firma
* Il Sistema Operativo GNU/Linux * Sistema Operativo e Applicazioni
Ambiente STM32F3 Discovery
Domanda 1 A cosa corrisponde in notazione decimale il numero binario positivo senza segno ) 32 2) 48 3) 46 4) 3 5) 36 September 18.
Circuiti integrati Costruzione di circuiti (logici e non) su un substrato di silicio. Non solo la parte attiva ma anche le connessioni tra le porte. Incredibile.
Introduzione L’8254 è un interval timer event/counter, progettato per risolvere i problemi del controllo del timing, comuni ad ogni microcomputer. E’ costituito.
A/D seconda parte.
MyMathLab La piattaforma digitale per l’apprendimento personalizzato della matematica Informatica 1 (Informatica Musicale - Informatica per la Comunicazione.
Programmare.
Informatica 2 (Informatica e SSRI) Università degli Studi di Milano
MyMathLab La piattaforma digitale per l’apprendimento personalizzato della matematica Matematica a.a Università del Piemonte Orientale.
Corsi di Laurea in Biotecnologie
Modello dell’interesse semplice
MyMathLab La piattaforma digitale per l’apprendimento personalizzato della matematica Biotecnologie Università degli Studi di Milano a.a
Sintesi dei circuiti sequenziali
SOP, POS e cammino critico
Circuiti combinatori Laboratorio di Architetture degli Elaboratori I
Excel 3 - le funzioni.
Introduzione a Logisim
Moltiplicazione e ALU Laboratorio di Architetture degli Elaboratori I
Macchine a stati finiti
Memorie Laboratorio di Architetture degli Elaboratori I
Analisi e Sintesi di circuiti sequenziali
Lezione Terza Primi passi di programmazione
Macchina a stati finiti DMAC
Transcript della presentazione:

Esercitazione 8 Laboratorio di Architetture degli Elaboratori I Corso di Laurea in Informatica, A.A. 2018-2019 Università degli Studi di Milano Esercitazione 8

Esercizio 1 Costruire un contatore (counter) a 4 bit usando il flip-flop JK.

Esercizio 2 Costruire un orologio digitale (mm:ss) Visualizzare l’orario utilizzando un display esadecimale per ogni cifra

Generatore Random Generatore random di numeri clock Stato pseudo-random su n (qui n=1) bit (da settare negli attributi) Asynchronous clear (seed) enable Stato è su n bit A ogni ciclo di clock effettua una transizione verso uno dei possibili 2n stati La sequenza seguita è pseudorandom: significa che nella realtà è deterministica (ciclica e fissata da un valore iniziale che chiamiamo seed), ma che agli occhi di un osservatore attento è difficilmente prevedibile (quindi sembra random)

Generatore Random Come si realizza un generatore random di numeri? Uno degli approcci più usati e anche facili da implementare è l’uso di un tipo particolare di registri chiamati Linear Feedback Shift Register (LFSR)

Linear Feedback Shift Register LFSR Linear Feedback Shift Register E’ un registro a scorrimento, un componente che già conosciamo Ad ogni istante di tempo diamo in input un singolo bit b(t) (input seriale) Il registro shifta a sinistra tutto il suo contenuto per fare posto a b(t) e lo memorizza nel bit più a destra I quattro bit del registro possono essere letti contemporaneamente ad ogni t (output parallelo)

Linear Feedback Shift Register LFSR Linear Feedback Shift Register E’ un registro a scorrimento, un componente che già conosciamo Ad ogni istante di tempo diamo in input un singolo bit b(t) (input seriale) Il registro shifta a sinistra tutto il suo contenuto per fare posto a b(t) e lo memorizza nel bit più a destra I quattro bit del registro possono essere letti contemporaneamente ad ogni t (output parallelo) Come si determina il bit b(t) che entra in input ad ogni ciclo di clock? La spiegazione sta nella dicitura “Linear Feedback”

Linear Feedback Shift Register LFSR Linear Feedback Shift Register Linear feedback: il bit b(t) è una funzione lineare di un sottoinsieme di bit (detti taps) del registro al tempo t Esempio: registro da 4 bit, scelgo taps: 2,3 (nota, qui metto LSD a destra e MSD a sinistra) 1 2 3 Calcolo una funzione lineare dei taps, nel nostro caso sarà sempre lo XOR (è anche il caso più comune) 1 2 3 b(t) Retroazione (feedback)

LFSR b(t) Lo stato prossimo dipende solo dallo stato corrente 1 2 3 b(t) Lo stato prossimo dipende solo dallo stato corrente La sequenza seguita dipende da: I taps scelti La funzione lineare di feedback (nel nostro caso sempre XOR) Il valore iniziale del registro, detto anche seed La sequenza si ripete dopo un certo numero di stati che costituisce il periodo della sequenza Domanda: quale è periodo massimo di una sequenza generata da un LFSR di n bit? Risposta: 2n – 1, tutti i possibili stati meno lo stato di soli zeri. Cosa succede in questo stato?

Esercizio 3 b(t) Esercizio: implementiamo questo generatore 1 2 3 b(t) Esercizio: implementiamo questo generatore Diamo anche la possibilità di operare in modalità scrittura (sincrona) del seed

Esercizio 4 Realizzare un circuito che riproduca il gioco "acchiappa la talpa". Ci sono n buche (n=2) da cui, in modo imprevedibile, possono comparire talpe che restano visibili per un certo lasso di tempo. Scopo: colpire la talpa mentre è visibile. Per ogni talpa colpita si guadagna un punto. Qualche suggerimento su come impostare il circuito: Buca = led, la presenza/assenza della talpa è modellata con lo stato del led (acceso/spento) Colpire la talpa = pressione di un bottone Stato del board di gioco = memoria da 1 bit per ogni buca. 1 se la talpa è visibile, 0 altrimenti Se premo il bottone della buca quando la talpa è presente, il punteggio aumenta di 1 (usare un contatore per il punteggio) Le talpe compaiono in maniera random (usare un random number generator) Ogni talpa, quando esce dalla buca, rimane visibile per un tempo fisso, per es. otto cicli di clock