Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato.

Slides:



Advertisements
Presentazioni simili
L’autoalimentazione non serve più !.
Advertisements

Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Sloman, Elementi di economia, Il Mulino, 2010 Capitolo 1
Macchine sequenziali Capitolo 4.
Circuiti Sequenziali Asincroni
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
Analisi e Sintesi di circuiti sequenziali
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
ARCHITETTURA DEI SISTEMI ELETTRONICI
PSPICE – simulazione codificatori e decodificatori, MUX - DEMUX
Progetto RSA Analisi di un progetto di una rete per la direzione dei veicoli negli opportuni parcheggi in base alla loro lunghezza Cappa Francesca
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Progetto Rete Sequenziale Sincrona
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Di Ilaria Bertoletti Progetto Asincrono Esame Reti Logiche 30/01/13.
Progetto Rete Sequenziale Asincrona
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Introduzione.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Cassaforte Asincrona di Mealy
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
LO SPAZIO Per quanto riguarda lo Spazio,lunità di misura è il METRO,con i suoi multipli e sottomultipli. Lo spazio percorso è una.
Impianto con Comando Sequenziale
Simulatore Breve riassunto dei comandi più importanti del simulatore MPLAB.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Lascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore.
Progetto VHDL: Esempio 1 Reti Asincrone
Progetto Asincrono Schematico.
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Esame Orale Di Reti Logiche
Diagramma degli stati primitivo (Mealy)
Rete sequenziale asincrona.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Diagramma degli stati Tabella degli stati Stati compatibili Le classi di compatibilità che soddisfano copertura e chiusura sono: [A, C] - α [B, G] -
Specifiche di Sistema.
In una macchina automatica vengono utilizzati due segnali binari X1,
METODI COLORIMETRICI E SPETTROFOTOMETRICI
AND AND negazione Corrisponde alla dell’operazione AND
Disabilità e voto Ascensori
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Sloman & Garratt, Elementi di economia, Il Mulino, 2010 Capitolo 1
Microsoft Word Interfaccia grafica
Teoria dei sistemi Autore: LUCA ORRU'.
Un magazzino della frutta dispone di una pompa di calore per il mantenimento del clima entro un intervallo di temperatura. Una condizione termica critica.
Circuiti di memorizzazione elementari: i Flip Flop
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
Una ditta specializzata in confezionamenti di ananas costruisce una rete logica per ottimizzare la propria produzione. La rete è formata da un nastro trasportatore,
Impianto con Comando Sequenziale
In una macchina automatica vengono utilizzati due segnali binari X1, X2 per verificare la corretta esecuzione di una certa attività su ciascun prodotto.
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita Z, deve stabilire se si verifica prima un fronte di salita di X0 o un fronte.
Linee guida per l’utilizzo di NetNav e ARNet Realizzata da Matteo Gaudenzi a scopo esclusivamente didattico per il corso SMART&GREEN FACTORY.
Esempio di Programmazione Strutturata
Progetto Rete Sequenziale Asincrona
Transcript della presentazione:

Testo dell’esercizio L’ascensore di un edificio a 2 piani utilizza 2 sensori S0, S1 per determinare la posizione della cabina passeggeri. Il segnale generato da ciascun sensore va a 1 quando l’ascensore si trova esattamente all’altezza del piano corrispondente (piano terra per S0, piano primo per S1). La pulsantiera dell’ascensore è formata da due tasti P0 e P1: P0=1 indica la pressione del tasto “Piano terra”, P1=1 indica la pressione del tasto “Primo piano”. Una rete sequenziale asincrona deve generare opportunamente i segnali U(p) e D(own) al fine di far muovere la cabina passeggeri attivando il motore verso l’alto (U=1,D=0) o verso il basso (U=0,D=1). L’avviamento del motore deve iniziare quando il pulsante che codifica il piano di destinazione viene rilasciato e terminare nel momento in cui viene raggiunto il piano di destinazione. Ovviamente il motore non deve avviarsi se viene selezionato come piano di destinazione lo stesso piano in cui si trova già l’ascensore. Si ipotizzi che i tasti P0 e P1 della pulsantiera non siano mai premuti contemporaneamente e che possano essere premuti solamente quando l’ascensore è fermo al piano. 1

Diagramma degli stati 2

Tabella degli stati primitiva 3

Tabella Triangolare 4 AC ed EG essendo classi non compatibili vengono sostituite in tabella da una X

Classi massime di compatibilità Dalla tabella triangolare possiamo ricavare le seguenti classi di compatibilità: [A,E,Y,Z] [G,H] [C,D] [B,F] 5

Tabelle Ridotte 6 Le corse critiche sono evidenziate in grassetto e sottolineate

Tabelle Ridotte 7

Sintesi Finale 8 Dalle mappe di Karnaugh ricavo le due funzioni Y0 e Y1 e le uscite U e D: Y0 = Y0 !S1 + S1 P0 + S0 P1 Y1 = Y1 !S0 + Y0 P0 + Y0 P1 U = !Y1 Y0 !P0 !P1 = !( Y1 + !Y0 + P0 + P1 ) D = Y1 !Y0 !P0 !P1 = !( !Y1 + Y0 + P0 +P1 )

Schematico Xilinx 9

Simulazione Behavioral 10 - In Rosso il segnale di Reset - In Arancione i sensori S0 e S1 - In Giallo i pulsanti P0 e P1 - In Blu le due funzioni Y0 e Y1 - In Bianco le due uscite U e D Osservazioni: Dopo aver resettato la rete ponendo reset=1 per i primi 100ns l’ascensore si trova fermo al piano terra (S0=0), la pressione del pulsante P0 (140ns) non comporta quindi alcun movimento. La successiva pressione di P1 (220ns) comporta il movimento dell’ascensore verso l’alto (U=1) fino a quando il primo piano non viene raggiunto (S1=1). A questo punto l’ascensore si trova fermo al primo piano, la pressione del pulsante P1 (480ns) non comporta quindi alcun movimento. La successiva pressione di P0 (560ns) comporta il movimento dell’ascensore verso il basso (D=1) fino a quando non viene raggiunto il piano terra (S0=1).

Simulazione Post-Route 11 - In Rosso il segnale di Reset - In Arancione i sensori S0 e S1 - In Giallo i pulsanti P0 e P1 - In Blu le due funzioni Y0 e Y1 - In Bianco le due uscite U e D La simulazione Post-Route evidenzia i ritardi nella propagazione dei segnali, gli stimoli di input sono gli stessi utilizzati nella simulazione Bahavioral della slide precendente. Le transizioni multiple che abbiamo dovuto introdurre sono visibili nella pressione del tasto P1 (220ns) e nella pressione del tasto P0 (560ns) ma, come previsto, non danno comportamenti errati (glitch) o ritardi eccessivamente marcati.