Teoria dei sistemi Autore: LUCA ORRU'.

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

MULTIVIBRATORI BISTABILI
Dalla macchina alla rete
Informatica Generale Marzia Buscemi IMT Lucca
Circuiti Aritmetico-Logici
(sommario delle lezioni in fondo alla pagina)
Circuiti Combinatori Capitolo 3.
Architetture.
Circuiti sequenziali sincroni
3. Processi Stocastici Un processo stocastico è una funzione del tempo i cui valori x(t) ad ogni istante di tempo t sono v.a. Notazione: X : insieme di.
Esercitazioni su circuiti combinatori
Reti Logiche Luciano Gualà home page
Reti Logiche A Lezione n.1.4 Introduzione alle porte logiche
Esercizio 1 Due collegamenti in cascata, AB e BC hanno una velocità rispettivamente di 100 Mb/s e 50 Mb/s e tempi di propagazione pari a 1 ms e 1.2 ms.
Circuiti di memorizzazione elementari: i Flip Flop
Analisi e sintesi di circuiti combinatori
Sintesi dei circuiti sequenziali
Sintesi con circuiti LSI-MSI
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
Informatica 3 Codifica binaria.
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
Corso di Informatica (Programmazione)
Realizzazione e caratterizzazione di una semplice rete neurale per la separazione di due campioni di eventi Vincenzo Izzo.
PSPICE – simulazione sommatori, comparatori
PSPICE – simulazione codificatori e decodificatori, MUX - DEMUX
Flip-flop e Registri.
Reti Combinatorie: sintesi
Macchine sequenziali.
Reti combinatorie: moduli di base
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
SOLUZIONE DELLO STRATO LIMITE SU UNA PARETE PIANA
Convertitore A/D e circuito S/H
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
L'algebra di Boole e le sue applicazioni
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
Reti Logiche Luciano Gualà
Algebra di Boole e Funzioni Binarie
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Una rete sequenziale asincrona è dotata di due
PROGETTO 1 Un lettore di musica digitale è dotato di un sistema per la regolazione del volume composto da tre pulsanti + e – e [] e progettato in modo.
Diagramma degli stati che descrive il comportamento della rete.
Aritmetica Computazionale F.Campi, A. Romani A.a
Contatore: esempio di circuito sequenziale
ARITMETICA BINARIA.
Addizionatori RC e CLA Università degli Studi di Salerno
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
INFORMATICA MATTEO CRISTANI. INDICE CICLO DELLE LEZIONI LEZ. 1 INTRODUZIONE AL CORSO LEZ. 2 I CALCOLATORI ELETTRONICI LEZ. 3 ELEMENTI DI TEORIA DELL INFORMAZIONE.
CARRY LOOKAHEAD ADDER:
1101 = x 10 x 10 x x 10 x = CORRISPONDENZE
Reti combinatorie: moduli di base
Sistema di regolazione del volume Il progetto consiste nella sintesi e nella realizzazione attraverso Xilinx di un sistema per la regolazione del volume,
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Riassunto Rete Vi sono dunque due ingressi (X1,X2) e ununica uscita; X1 e X2 non cambiano mai contemporaneamente Luscita va a 1 se viene rispettata la.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Reti Logiche A Lezione xx.x Dispositivi Programmabili
Traformazioni fra Bistabili e Registri
FONDAMENTI DI INFORMATICA
Rappresentazione dell’Informazione
Analisi e Sintesi di un contatore BCD con Quartus II
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
Transcript della presentazione:

Teoria dei sistemi Autore: LUCA ORRU'

Teoria dei Sistemi Sistema combinatorio: sistema in cui le uscite all’istante corrente dipendono unicamente dagli ingressi applicati nello stesso istante. uscite ingressi Non si ha alcuna dipendenza dal tempo, vale a dire che la variabile tempo non può influenzare il comportamento del sistema Autore: LUCA ORRU'

Sistema combinatorio Il comportamento di un sistema combinatorio può essere descritto tramite: Una tabella di verità che specifica per ogni combinazione delle variabili d’ingresso il valore dell’uscita Una funzione logica y Autore: LUCA ORRU'

Tabella di verità Esempio: X Y Z 1 1 Questa tabella di verità descrive il funzionamento della porta logica AND Autore: LUCA ORRU'

Funzione logica Z = X Y Sistema complesso: Z=(abcd+ab)(a+bcd) Autore: LUCA ORRU'

Teoria dei sistemi Sistema sequenziale: sistema in cui le uscite all’istante t dipendono oltre che dagli ingressi applicati allo stesso istante, anche dallo stato del sistema, vale a dire dalla storia passata del sistema, quindi dagli ingressi applicati negli istanti precedenti. Il tempo è quindi una variabile del sistema. ingressi uscite Stati successivi Elementi di memoria Stati attuali Autore: LUCA ORRU'

Sistema sequenziale Un sistema sequenziale può essere descritto tramite due forme diverse di rappresentazione: Tabella degli stati Diagramma degli stati Esempio di sistema sequenziale: sommatore binario seriale Autore: LUCA ORRU'

Sommatore binario seriale X1 1 Z 1 1 X2 Esegue la somma tra due numeri a n bit in maniera seriale, sommando prima i bit meno significativi e poi via via quelli più significativi Autore: LUCA ORRU'

Stati prossimi/uscita Tabella degli stati Sommatore binario seriale Stati attuali Stati prossimi/uscita X1,X2 ingressi 00 01 11 10 A A/0 A/1 B/0 B B/1 Gli stati possibili sono due: A e B Lo stato A è lo stato del sommatore quando non si è verificato un riporto all’istante precedente; Lo stato B è lo stato del sommatore quando c’è stato riporto all’istante precedente. Autore: LUCA ORRU'

Diagramma degli stati Sommatore binario seriale A B 11/0 01/1 00/0 10/1 A B 01/0 10/0 11/1 00/1 Autore: LUCA ORRU'

Esempi di reti combinatorie Semisommatore (Half Adder) X1 H.A somma X2 CO= Carry Out o riporto in uscita Realizza l’addizione binaria tra due bit fornendo in uscita l’eventuale riporto e la somma. Non tiene conto di eventuali riporti dagli stati precedenti Autore: LUCA ORRU'

La sintesi delle due uscite fornisce: Half Adder Tabella di verità X1 X2 S CO 1 La sintesi delle due uscite fornisce: S=X1X2 CO=X1•X2 Autore: LUCA ORRU'

Half Adder Il circuito logico combinatorio è dunque: X1 CO (CARRY OUT) S (somma) Autore: LUCA ORRU'

Full Adder (sommatore completo) Ha tre ingressi e due uscite X1 X2 CI S C0 1 X1 F.A somma X2 CO Cin SOMMA=(X1X2)CI C0=X1•X2+CI•(X1X2) Oppure C0=X1•X2+X1•CI+X2•CI Autore: LUCA ORRU'

Full Adder (la somma) S=(X1X2)CI Autore: LUCA ORRU'

Full Adder (il riporto) Usando le mappe di Karnaugh si può esprimere il riporto in uscita con la seguente funzione logica CON LE MAPPE DI KARNAUGH CO=X1X2+X1CI+X2CI Autore: LUCA ORRU'

Circuito logico Circuito logico relativo alla prima espressione logica di CO x1 A x2 s D CI CO C E B Il circuito è su tre livelli Autore: LUCA ORRU'

Livelli Ad ogni porta logica è associato un livello Le porte che ricevono direttamente gli ingressi del circuito sono al primo livello Tutte le altre porte del circuito hanno un livello pari al livello della porta d’ingresso avente livello massimo, più 1 Nell’esempio precedente si ha: Porta A: primo livello Porta B: primo livello Porta C: secondo livello (livello di A + 1) Porta D: secondo livello (livello di A più 1) Porta E: terzo livello (livello di C più 1) Autore: LUCA ORRU'

Schema alternativo del F.A Considerando la seconda forma di rappresentazione del riporto CO e utilizzando una porta exor a tre ingressi per rappresentare la somma, il circuito logico rappresentativo del F.A diventa il seguente CO=X1X2+X1CI+X2CI Autore: LUCA ORRU'

Circuito logico X1 X2 CI somma CO CO ora è su due livelli Autore: LUCA ORRU'

Ripple Carry Adder Somma 2 numeri di n bit attraverso al connessione di n full-adder in cascata Architettura semplice ma non particolarmente veloce Il ritardo complessivo nella generazione del risultato dipende dal numero di stadi e quindi dal numero di bit delle parole d’ingresso Per poter eseguire la somma dei bit in posizione i-esima è necessario conoscere il riporto in uscita dallo stadio precedente Autore: LUCA ORRU'

Ripple Carry Adder Ricordando che ogni Full Adder è realizzato con una rete su due livelli, se indichiamo con T il ritardo di commutazione introdotto da ogni porta logica, allora il ritardo introdotto da ciascun F.A nella generazione del riporto è pari a 2T Il ritardo complessivo, ovvero il ritardo nella generazione del riporto n-esimo è pari a 2T*n Il numero di porte logiche necessarie è pari a 5*n e quindi l’area necessaria per la realizzazione è abbastanza contenuta Autore: LUCA ORRU'

Ripple Carry Adder F.A F.A F.A F.A Implementazione di una somma a 4 bit X0 Y0 CI0 X1 Y1 CI1 X3 Y3 CI2 CI3 X2 Y2 F.A F.A F.A F.A CO3 CO2 CO0 S3 S2 CO1 S1 S0 Il primo F.A può essere sostituito da un H.A in quanto CI0=0 Autore: LUCA ORRU'

Sommatore carry look-ahead Consente di ridurre i tempi di ritardo tipici del Ripple-Carry dovuti all’attesa per la propagazione del riporto da uno stadio all’altro Disponendo in anticipo di tutti i riporti, la somma sui vari bit dei numeri da sommare potrebbe essere eseguita in parallelo, cioè contemporaneamente Autore: LUCA ORRU'

Sommatore carry look-ahead Per ottenere i riporti in anticipo si introducono due funzioni booleane definite nel modo seguente Le due funzioni sono chiamate rispettivamente funzione di propagazione e funzione di generazione Le due funzioni non dipendono dai riporti e quindi possono essere calcolate immediatamente e contemporaneamente in quanto dipendono solo dai bit che compongono i due numeri da sommare che naturalmente sono noti Autore: LUCA ORRU'

Sommatore carry look-ahead Si può esprimere il riporto in uscita dallo stadio i-esimo nel modo seguente Si noti la dipendenza di Ci+1 da Ci. Iterando il procedimento si ottiene però: Autore: LUCA ORRU'

Sommatore carry look-ahead In conclusione: iterando fino a C0 si riesce a ricondurre il riporto Ci+1 a dipendere solo da C0 oltre che dalle funzioni di generazione e di propagazione. Nel caso di un sommatore a 4 bit si ottengono le seguenti espressioni Autore: LUCA ORRU'

carry look-ahead a 4 bit Ora tutti i riporti sono noti ed è possibile eseguire la somma usando 4 full adder in cascata Nella slide successiva è rappresentato lo schema circuitale del carry look-ahead a 4 bit Autore: LUCA ORRU'

Sommatore carry look-ahead a 4 bit x3 y3 x2 y2 x1 y1 X0 y0 Circuito di generazione e propagazione P3 G3 P2 G2 P1 G1 P0 G0 C0 Circuito che fornisce i riporti anticipati x3 y3 C3 x2 y2 C2 x1 y1 C1 x0 Y0 C0 F.A 4 F.A 3 F.A 2 F.A 1 C4 S0 S3 S2 S1 Autore: LUCA ORRU'

Sommatore carry look-ahead a 4 bit Il circuito di generazione e di propagazione e su un solo livello ed è costituito da 4 porte OR e 4 porte AND Il circuito che fornisce i riporti anticipati è su due livelli (es. C4 è generato con 4 porte AND e una OR a 5 ingressi) I Full Adder sono su due livelli In conclusione, il circuito ha un ritardo pari a 5T con T ritardo di ciascuna porta logica ed è in teoria indipendente dal numero di bit da sommare (lunghezza delle parole) Un Ripple Carry a 4 bit ha invece un ritardo di 8T Autore: LUCA ORRU'

Sommatore carry look-ahead a 4 bit La maggiore velocità si paga con una complessità circuitale superiore rispetto al Ripple Carry Il numero di porte cresce notevolmente al crescere della dimensione delle parole da sommare e quindi cresce l’area richiesta Questo pone un limite al numero di ritardi che possono essere generati in anticipo Autore: LUCA ORRU'