Analisi e Sintesi di un contatore BCD con Quartus II

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Esercizi e applicazioni di
Espressioni generali e MULTIPLEXER.
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti Aritmetico-Logici
Circuiti sequenziali Capitolo 5.
Circuiti sequenziali sincroni
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
Sintesi con circuiti LSI-MSI
CONVERSIONE ANALOGICO-DIGITALE, A/D
INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
Informatica 3 Codifica binaria.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Convertitore A/D e circuito S/H
Sintesi con circuiti LSI-MSI. Realizzazione di reti combinatorie mediante Multiplexers Un multiplexer (MPX ) é una rete combinatoria con N ingressi, una.
Display a 7 segmenti Il display a 7 segmenti è un dispositivo composto da 7 diodi luminosi LED (Light-Emitting Diode) sagomati a forma di rettangolo o.
Fondamenti di Informatica Laurea in Ingegneria Civile e Ingegneria per lambiente e il territorio Il calcolatore Stefano Cagnoni e Monica Mordonini Dipartimento.
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.
Una rete sequenziale asincrona è dotata di due
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
Convertitori Analogico-Digitali
MACCHINE A STATI FINITI
Contatore: esempio di circuito sequenziale
I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.
Sistemi di acquisizione
PREFAZIONE Per poter eseguire il progetto Schematico occorre installare la libreria libreria.cat e i relativi file Sch e Sym presenti nella cartella librerie,
Esame Orale Di Reti Logiche
L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.
Teoria dei sistemi Autore: LUCA ORRU'.
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
Circuiti Sequenziali Elementi di memoria Logic combinatoria Inputs
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Circuiti di memorizzazione elementari: i Flip Flop
DAC A RESISTORI PESATI.
RETI LOGICHE Daniele Manzaroli
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Architettura degli Elaboratori 1
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
Sviluppo di un progetto in collaborazione Trascodificatore BCD – 7Segmenti.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
Il calcolatore Stefano Cagnoni e Monica Mordonini
Rappresentazione degli interi
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
ELETTRONICA DIGITALE – circuiti sequenziali
La numerazione ottale. Il sistema di numerazione ottale ha ampio utilizzo in informatica E’ un sistema di numerazione posizionale La base è 8 Il sistema.
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Memorie Laboratorio di Architetture degli Elaboratori I
Transcript della presentazione:

Analisi e Sintesi di un contatore BCD con Quartus II

Dunque un contatore conta i fronti positivi del segnale di clock. Project overview – Contatore binario Un contatore binario è una rete sequenziale sincrona che memorizza un numero binario e lo incrementa a ogni fronte positivo del segnale di clock. Dunque un contatore conta i fronti positivi del segnale di clock. z = y Per sommare 1 a una configurazione di n bit bastano n half adder! + 1 Yn-1 .. 0 Stato presente (n variabili) Yn-1 .. 0 Stato futuro (n variabili) Rn CLK

Project overview – Contatore binario Counter x24 Bit 4 CLOCK 1 ENABLE 1 RESET

Project overview – Contatore decimale Counter x24 Bit BCD to 7SEG 7 4 CLOCK 1 ENABLE 1 RESET

Project overview – Contatore decimale Counter x24 Bit BCD to 7SEG 7 4 CLOCK 1 ENABLE RESET Rete combinatoria di controllo del Reset

Contatore binario x8 (3 bit) Vediamo ora come realizzare un contatore binario da 3 bit. Ci servirà un sommatore da 3 bit, che potrebbe essere realizzato con 3 full adder e 3 Flip Flop D (ognuno memorizza un bit) come da figura. Ma si noti che il CI è posto a 0 e l’operando B è posto a 1. Lo stesso risultato si può ottenere ponendo CI a 1 e B a 0. A questo punto si potrebbe semplificare grandemente la rete combinatoria eliminando l’operatore B e sostituendo i 3 FULL-ADDER con 3 HALF-ADDER CI S A B CO D Q CK COUNT0 COUNT1 COUNT2 1 CI S A B CO D Q CK CI S A B CO D Q CK CO CLK

Segnali di controllo Il contatore binario x8 della slide precedente non può essere controllato: appena acceso, il contatore inizia a contare ininterrottamente. Dunque abbiamo progettato un contatore perfettamente funzionante ma inutilizzabile! Il contatore diventa più interessante se possiamo controllarlo. Ipotizziamo a titolo di esempio i seguenti possibili comandi. I comandi dovranno essere SINCRONI, in modo da assicurare che, se la frequenza di clock è stata ben calcolata, sia soddisfatto il requisito sul tempo di set up minimo dell’ingresso D dei FF rispetto al fronte positivo del Clock: RESET – Il conteggio riparte da zero (qualunque sia il valore di conteggio corrente) ENABLE – Il contatore “conta” cioè incrementa il suo valore in risposta ai fronti positivi del clock solo se il comando di ENABLE è attivo, altrimenti il contatore mantiene il suo valore; ipotizziamo che il reset prevalga sull’enable

Reset Si può generare lo stato futuro del contatore con un mux da 3 bit a due vie controllato dal segnale di reset. Una via va messa a 0: Y[2..0] = 0.RESET + RESET/ . y[2..0] Dall’espressione si vede che il mux da 3 bit si riduce a tre AND a due ingressi Ogni variabile di stato futuro sarà zero se RESET=1, altrimenti sarà uguale all’altro ingresso dell’AND (uscita della rete dei 3 adder) In questa realizzazione il reset ha priorità su tutti gli altri comandi G D Q R3 RESET/