Sistemi Elettronici Programmabili7-1 Sistemi Elettronici Programmabili Collegamenti seriali e paralleli.

Slides:



Advertisements
Presentazioni simili
Differenza tra comunicazione seriale e parallela
Advertisements

Capitolo 4 Logica sequenziale
ARCHITETTURA delle RETI LAN
Concetti fondamentali
Corso di laurea in INFORMATICA RETI di CALCOLATORI A.A. 2003/2004 Messaggi di errore e di controllo Alberto Polzonetti
E.Mumolo. DEEI Reti di calcolatore e Applicazioni Telematiche – Livello Dati Lezioni di supporto al corso teledidattico E.Mumolo. DEEI.
Circuiti sequenziali Capitolo 5.
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
3-1 User Datagram Protocol: UDP Crediti Parte delle slide seguenti sono adattate dalla versione originale di J.F Kurose and K.W. Ross (© All.
Esercizio 1 Si consideri un canale via satellite della capacità di 2 Mb/s. Considerando che il tempo di propagazione attraverso un satellite geostazionario.
Esercizio 1 Si consideri un canale via satellite della capacità di 2 Mb/s. Considerando che il tempo di propagazione attraverso un satellite geostazionario.
Esercizio 1 Due collegamenti in cascata, AB e BC hanno una velocità rispettivamente di 100 Mb/s e 50 Mb/s e tempi di propagazione pari a 1 ms e 1.2 ms.
Algoritmi Paralleli e Distribuiti a.a. 2008/09
CONVERSIONE ANALOGICO-DIGITALE, A/D
CONVERTITORI A/D ad ELEVATE PRESTAZIONI
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
PSPICE – Circuiti sequenziali principali
INFN Sez. Roma1 - Fabrizio Ameli1 Nemo Prima Fase Una proposta per lelettronica di concentrazione di piano II Meeting Elettronica NEMO Prima Fase Roma.
INFORMAZIONE LEZIONE 1. INFORMATICA ACRONIMO INFORMAZIONE AUTOMATICA.
INFORMAZIONE LEZIONE 1.
I CODICI.
CODICI Si ringrazia il prof. Di Santo per aver gentilmente messo a disposizione il proprio materiale per la preparazione di alcune delle slides presenti.
Codici binari decimali
Il livello analogico digitale Lezione 3_4 Chip delle CPU e Bus.
Mod 4.2 Reti WAN.
Sistema di comunicazione
1 Prof. Marco Mezzalama CICLO DI BUS CON DATA BUS A 32 BIT (ciclo scrittura con wait) Verifica Segnale di READY: nel primo caso La memoria NON è pronta,
ADSL VOIP Voice Over IP.
IL MODEM Che cos’è? A cosa serve? Che problemi risolve? Come comunica?
Limiti al trasferimento di informazione u Il tempo necessario per trasmettere dellinformazione dipende da: –la velocita di segnalazione (cioe quanto velocemente.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
INPUT / OUTPUT. Connessione tra componenti CPU RAM DischiMonitor StampanteTastieraMouse BUS = Interfacce o Controller.
Reti di CalcolatoriAndrea Frosini1 Reti di Calcolatori a.a. 2005/06 Lezione 7.
Reti di CalcolatoriAndrea Frosini1 Reti di Calcolatori a.a. 2005/06 Esercizi.
Un modem, una scheda di rete, o comunque una unità di comunicazione tra calcolatori elettronici, trasmettendo uninformazione, a causa di disturbi esterni,
PERIFERICHE DI TIMING.
Introduzione al controllo derrore. Introduzione Quando dei dati vengono scambiati tra due host, può accadere che il segnale venga alterato. Il controllo.
Efficienza e controllo derrore. Introduzione Come abbiamo visto il controllo derrore, necessario per ottenere un trasporto affidabile, si basa su: somme.
Progetto Edusat 3° Modulo
RETI DI CALCOLATORI Domande di riepilogo Prima Esercitazione.
ARDUINO Duemilanove Parte_1 Caratteristiche
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
Tecniche di progettazione Fault Tolerant
TESINA DI SISTEMI.
Laurea Ing EO/IN/BIO;TLC D.U. Ing EO 6 PULSE CODE MODULATION (PCM)
CENTRAL PROCESSOR UNIT (CPU) 1/2 E’ l’unità che regola e controlla tutti I processi nel microcontroller. E’ formata da diverse sottounità tra cui: Instruction.
Sistemi Elettronici Programmabili: Riepilogo 1 Sistemi digitali : Riepilogo Sistemi Elettronici Programmabili.
Tecniche Automatiche di Acquisizione Dati
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
Networks: Data Encoding
ELETTRONICA DIGITALE (II Parte) (6-7) 13.12;15.12
RETI DI CALCOLATORI polito. it/bartolomeo
Esercizio 0 Qual è la frequenza più alta rappresentabile da un segnale digitale di 64 kbps? Risposta: Se parliamo di “frequenza rappresentabile” significa.
Circuiti di memorizzazione elementari: i Flip Flop
Protocolli avanzati di rete Modulo 3 -Wireless network Unità didattica 2 -Modulazione digitale Ernesto Damiani Università degli Studi di Milano Lezione.
Modulo 2 - U.D. 5 - L.3 (parte II)
Complementi sul controllo d’errore (parte I). Introduzione Lo schema di gestione d’errore Idle RQ garantisce che i pacchetti: – arrivino non corrotti.
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTA’ DI INGEGNERIA ELETTRONICA
Informatica Generale Marzia Buscemi
Bit singolo e burst u un canale che trasmette voce tollera bene gli errori distribuiti uniformemente –perche’ errori singoli hanno effetti simili al rumore.
COMPONENTE Il componente 7474 è formato da due Flip Flop D. Pertanto presenta come ingressi: 1PRN/1CLRN e 2PRN/2CLRN, ossia PRESET/CLEAR asincroni.
Sistemi e Tecnologie della Comunicazione
La comunicazione attaverso la rete Presentazione di: Nicola Rispoli Presentazione di: Nicola Rispoli Materia: informatica Materia: informatica Data: 13.
INTERNET PROTOCOL SUITE FACOLTA’ DI INGEGNERIA Corso di Laurea Specialistica in Ingegneria delle Telecomunicazioni Docente: Prof. Pasquale Daponte Tutor:
Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica.
ASSOCIAZIONE SPORTIVA DILETTANTISTICA CRONOMETRISTI DELLA PROVINCIA DI BOLZANO ZEITNEHMER AMATEURSPORTVEREIN DER PROVINZ BOZEN a cura di Sante Camol
Il BUS è un elemento fondamentale dei computer che ha lo scopo di collegare elettricamente i dispositivi, le periferiche e le memorie con il microprocessore,
LA COMUNICAZIONE ATTRAVERSO LA RETE
המים בגוף האדם. מגישות:קרישטל אירית אנגיל עירית.
Transcript della presentazione:

Sistemi Elettronici Programmabili7-1 Sistemi Elettronici Programmabili Collegamenti seriali e paralleli

Sistemi Elettronici Programmabili7-2 Tipi di Collegamento

Sistemi Elettronici Programmabili7-3 Seriale (1) CLK Tx CLK Rx DataInDataOut

Sistemi Elettronici Programmabili7-4 Comunicazione Seriale: Tx Tx CLK Tx CLK Rx DataInDataOut Tx serializza la WORD inviando i bits che la compongono uno alla volta

Sistemi Elettronici Programmabili7-5 Comunicazione Seriale: Rx CLK Tx CLK Rx DataInDataOut Rx 123 ……… n - 1n -12 CLK Rx ricostruisce la WORD andando a valutare il suo significato solo quando sono stati ricevuti tutti i bits di cui è composta

Sistemi Elettronici Programmabili7-6 Bus: Asincrono Monodirezionale Protocollo chiuso Protocollo aperto (Slave sempre pronto)

Sistemi Elettronici Programmabili7-7 Bus: Asincrono Bidirezionale

Sistemi Elettronici Programmabili7-8 Bus: Asincrono Bidirezionale con Wait

Sistemi Elettronici Programmabili7-9 Bus: Sincrono

Sistemi Elettronici Programmabili7-10 Comunicazione Seriale Asincrona baud rate DATI : CLOCK : (oscillatore locale in fase) CLOCK : (oscillatore locale non in fase) L’oscillatore locale deve agganciarsi alla frequenza corretta e poi deve correggere la sua fase in base al bit di start Overhead in ogni word (la comunicazione rallenta) stato di idle, bit start e bit stop idle start stop ? 0

Sistemi Elettronici Programmabili7-11 Comunicazione Seriale Asincrona 1 0 Soluzione: La parola da trasferire deve essere piccola Problema: clock shifting T n: numero di bits di cui è composta una word ΔF: disallineamento tra i due clock T: tempo di bit

Sistemi Elettronici Programmabili7-12 Comunicazione Seriale Sincrona CLK Tx CLK Rx DataInDataOut CLK data assenza di overhead (solo dati) il clock può anche non essere trasmesso Codici: recupero del clock I dati contengono informazioni anche sul clock COD clk dati Tx Rx campionatore dati codice Clock recovery

Sistemi Elettronici Programmabili7-13 Comunicazione Seriale: Codici Mediamente il tempo in cui il segnale è alto è pari a quello in cui è alto il segnale di clock (non trasferito) Il clock di campionamento deve essere doppio di quello dei dati iniziali (codifica Manchester)

Sistemi Elettronici Programmabili7-14 Codice di Parità TX B7B7 B6B6 B5B5 B4B4 B3B3 B2B2 B1B1 B0B ChannelRX B7B7 B6B6 B5B5 B4B4 B3B3 B2B2 B1B1 B0B0 PTPT P 0 PLPL 1 BER (Bit Error Rate) Word (in genere char) Non è possibile ricostruire quale bit sia errato, la word non può essere corretta

Sistemi Elettronici Programmabili7-15 Pacchetto HeaderTrailerChecksum Word (Char) Checksum = - (Header + Trailer) mod 2 n Checksum + Header + Trailer = 0 1 Individuo la presenza di errori ma non posso dire quale word lo abbia causato

Sistemi Elettronici Programmabili7-16 Correzione di errore Utilizzando la matrice di parità individuo le words corrotte e anche i bits sbagliati (potrei effettuare una correzione)