ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti sequenziali Capitolo 5.
Corso C Porte logiche.
Corso C Porte logiche.
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
CIRCUITI ELETTRONICI ANALOGICI E DIGITALI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
Architettura Dei Sistemi Elettronici
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
PSPICE – Circuiti sequenziali principali
Flip-flop e Registri.
Macchine sequenziali.
Macchine sequenziali.
Il livello analogico digitale Lezione 3_3 Memorie.
Analisi e sintesi di circuiti combinatori. Reti combinatorie.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.
MACCHINE A STATI FINITI
Traformazioni fra Bistabili e Registri
Corso di recupero di Fondamenti di Elettronica – Università di Palermo
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
Analisi e Sintesi di un contatore BCD con Quartus II
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 8 Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Algebra di Boole.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Mappe di KarnaughMappe di Karnaugh Sintesi ottimaSintesi ottima Esempio di minimizzazioneEsempio.
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.10.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 10 Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
Autronica LEZIONE N° 14 ALGEBRA BOOLEANA Postulati
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.11.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
ELETTRONICA DIGITALE – circuiti sequenziali
Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Elementi di base per lo studio dei circuiti digitali
Memorie Laboratorio di Architetture degli Elaboratori I
Transcript della presentazione:

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.

Richiami Reti combinatorieReti combinatorie –Porte elementari –Porte NAND e NOR Reti sequenzialiReti sequenziali –Concetto di cicli Sintesi delle reti combinatorieSintesi delle reti combinatorie AleeAlee 11.2A.S.E.

Definizioni Reti COMBINATORIEReti COMBINATORIE In qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istanteIn qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante Il comportamento (uscite in funzione degli ingressi) è descritto da una tabellaIl comportamento (uscite in funzione degli ingressi) è descritto da una tabella Reti SEQUENZIALIReti SEQUENZIALI In un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentementeIn un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente La descrizione è più complessaLa descrizione è più complessa Stati InterniStati Interni Reti dotate di MEMORIAReti dotate di MEMORIA 11.3A.S.E.

Memoria delle reti sequenziali OsservazioneOsservazione –In ogni istante la rete deve “ricordarsi” il valore che alcune variabili logiche avevano precedentemente –la memorizzazione viene fatta da “opportuni” collegamenti interni alla rete CicliCicli Anelli di reazioneAnelli di reazione AnelliAnelli Attenzione !!Attenzione !! –l’assenza di cicli comporta => rete combinatoria –la presenza di cicli non garantisce =>reti sequenziali –(reazione positiva) 11.4A.S.E.

Modello di rete sequenziale R R’ X1X1 XnXn z1z1 zmzm s1s1 sksk s’ 1 s’ k tt La rete R’ è priva di anelli, ovvero è una rete combinatoria 11.5A.S.E.

Elemento di memoria A.S.E.

Bistabile livelli elettrici 0V 5V 0V 5V 0V 11.7A.S.E.

Caratteristica dell’inverter (NOT) Caratteristica di trasferimentoCaratteristica di trasferimento in out A.S.E.

Metastabilità 2,5 V 11.9A.S.E.

Osservazioni 1 Il Bistabile non ha ingressiIl Bistabile non ha ingressi Il valore delle uscite viene determinato all’accensioneIl valore delle uscite viene determinato all’accensione Rimane stabile fin quando alimentatoRimane stabile fin quando alimentato FLIP – FLOP => bistabile con ingressiFLIP – FLOP => bistabile con ingressi Setting o Presetting => Uscita a “1”Setting o Presetting => Uscita a “1” Resetteing o Clearing => Uscita a “0”Resetteing o Clearing => Uscita a “0” 11.10A.S.E.

Osservazioni 2 Gli ingressi di un FLIP – FLOP sono di 2 tipiGli ingressi di un FLIP – FLOP sono di 2 tipi –Asincroni o ingressi diretti Il F-F cambia stato immediatamenteIl F-F cambia stato immediatamente –Sincroni Il F-F risente di tali ingressi quando sono attivi altri segnali di controllo chiamati CLOK o ENABLE (abilitatore)Il F-F risente di tali ingressi quando sono attivi altri segnali di controllo chiamati CLOK o ENABLE (abilitatore) Flip – Flop LATCH => classe di F-F tali cheFlip – Flop LATCH => classe di F-F tali che –L’uscita risponde immediatamente ad una variazione degl’ingressi 11.11A.S.E.

Flip – Flop SR R S Q QQ SR Q+Q+Q+Q+ Q+Q+Q+Q+ 00Q QQQQ S = R = 1 => condizione proibita 11.12A.S.E.

Esempio = Antirimbalzi 11.13A.S.E.

Flip – Flop  S  R 11.14A.S.E.

Flip – Flop SR ( Teorema di De Morgan) R S Q Q R S Q Q R S = Q Q = 11.15A.S.E.

Flip – Flop S-R alternativo R S Q QQ SR Q+Q+Q+Q+ Q+Q+Q+Q+ 00Q QQQQ S R Q QQ t S Q R  Q 11.16A.S.E.

Schema circuitale R S Q QQ 11.17A.S.E.

Simbolo S Q R  Q 11.18A.S.E.

Tabella delle funzioni (delle transizioni) SR Q+Q+Q+Q+ Q+Q+Q+Q+ 00Q QQQQ Stato successivo(Stato futuro) Stato Presente 11.19A.S.E.

Forme d’onda S R Q QQ t 11.20A.S.E.

Variabili di stato La capacità di “memorizzazione è legata agli anelli di richiusura interniLa capacità di “memorizzazione è legata agli anelli di richiusura interni –Variabili di stato –Tante quante sono le richiusure “k” –Stati interni 2 k R SQ QQ R’ Y 11.21A.S.E.

Altre rappresentazioni del F- F [S-R] R SQ R’ Y R S Q QQ R S Q QQ 11.22A.S.E.

Conclusioni Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.23A.S.E.