ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 8 Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti logiche combinatorie Reti logiche sequenzialiReti logiche sequenziali SimboliSimboli Concetto di cicloConcetto di ciclo Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione Teorema di ShannonTeorema di Shannon A.S.E. 8.1

Richiami Algebra delle commutazioniAlgebra delle commutazioni Funzione AND, OR, NOTFunzione AND, OR, NOT Tabella di VeritàTabella di Verità Forme canoche “SP” e “PS”Forme canoche “SP” e “PS” Passaggi da forma SP a PS e viceversaPassaggi da forma SP a PS e viceversa insieme funzionalmente completoinsieme funzionalmente completo Funzione NAND, NOR, XOR e XNORFunzione NAND, NOR, XOR e XNOR A.S.E. 8.2

Enumerazione di funzioni 1 Quesito:Quesito: Quante funzioni di due variabili si posso realizzare?Quante funzioni di due variabili si posso realizzare? Risposta:Risposta: quante sono le possibili configurazioni diverse di quattro elementi binari (cioè 16). In generale:quante sono le possibili configurazioni diverse di quattro elementi binari (cioè 16). In generale:xy f0f0f0f0 f1f1f1f1 f2f2f2f2 f3f3f3f3 f4f4f4f4 f5f5f5f5 f6f6f6f6 f7f7f7f7 f8f8f8f8 f9f9f9f9 fAfAfAfA fBfBfBfB fCfCfCfC fDfDfDfD fEfEfEfE fFfFfFfF A.S.E. 8.3

Enumerazione di funzioni 2 Ruotando di 90˚ la tabellaRuotando di 90˚ la tabella A.S.E. 8.4

Reti Logiche Sistema elettronico che ha in ingresso segnali digitali e fornisce in uscita segnali digitali secondo leggi descrivibili con l’algebra BooleanaSistema elettronico che ha in ingresso segnali digitali e fornisce in uscita segnali digitali secondo leggi descrivibili con l’algebra Booleana R.L. è unidirezionaleR.L. è unidirezionale R. L.   a b nw y x A.S.E. 8.5

Tipi di reti Reti COMBINATORIEReti COMBINATORIE In qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istanteIn qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante Il comportamento (uscite in funzione degli ingressi) è descritto da una tabellaIl comportamento (uscite in funzione degli ingressi) è descritto da una tabella Reti SEQUENZIALIReti SEQUENZIALI In un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentementeIn un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente La descrizione è più complessaLa descrizione è più complessa Stati InterniStati Interni Reti dotate di MEMORIAReti dotate di MEMORIA A.S.E. 8.6

Simboli Simboli Rete Logica =>scomponibile in blocchiRete Logica =>scomponibile in blocchi Blocchi base = simboli degli operatori elementariBlocchi base = simboli degli operatori elementari Rappresentazione delle funzioni logiche mediante schemiRappresentazione delle funzioni logiche mediante schemi RAPPRESENTAZIONE SCHEMATICARAPPRESENTAZIONE SCHEMATICA A.S.E. 8.7

Porte logiche Rappresentazione circuitale delle funzioni logicheRappresentazione circuitale delle funzioni logiche –AND –OR –NOT X1X1 X2X2 X3X3 Y X1X1 X2X2 Y XY A.S.E. 8.8

Esempio Schema simbolico della funzioneSchema simbolico della funzione –RETE LOGICA RETELOGICARETELOGICA X1X1 XnXn X2X2 U = f(X 1, X 2,…., X n ) X2X2 X1X1 X3X3 U A.S.E. 8.9

Altre porte logiche NANDNAND NORNOR X Z Y X Z Y XZY XZY A.S.E. 8.10

Proprietà della porta NAND (NOR) Utilizzando solamente porte NAND (NOR) è possibile realizzare qualunque rete logicaUtilizzando solamente porte NAND (NOR) è possibile realizzare qualunque rete logica NOTNOT ANDAND OROR X Y = X X Z Y = XZ X Z Y = X+Z A.S.E. 8.11

OR Esclusivo Realizzazione dell’OR EsclusivoRealizzazione dell’OR Esclusivo X Y X Y U XYU U A.S.E. 8.12

Ciclo DefinizioneDefinizione Ciclo: Percorso chiuso che attraversa k blocchi (k ≥ 1) tutti nella loro direzione di funzionamentoCiclo: Percorso chiuso che attraversa k blocchi (k ≥ 1) tutti nella loro direzione di funzionamento OsservazioniOsservazioni Tutte le reti viste sono prive di cicliTutte le reti viste sono prive di cicli I blocchi base combinatori sono privi di cicliI blocchi base combinatori sono privi di cicli Le funzioni descrivibili dalle tabelle di verità sono tutte prive di cicli (le uscite sono funzione dei solo ingressi)Le funzioni descrivibili dalle tabelle di verità sono tutte prive di cicli (le uscite sono funzione dei solo ingressi) ConclusioneConclusione Tutte le reti logiche composte di blocchi combinatori e prive di cicli sono rei combinatorieTutte le reti logiche composte di blocchi combinatori e prive di cicli sono rei combinatorie A.S.E. 8.13

Sintesi di reti combinatorie SintesiSintesi data la descrizione ai terminali di una rete combinatoriadata la descrizione ai terminali di una rete combinatoria ottenere la struttura in blocchi logici e le relative interconnessioniottenere la struttura in blocchi logici e le relative interconnessioni OsservazioniOsservazioni il funzionamento della rete deve essere possibile descriverlo mediante una tabella di veritàil funzionamento della rete deve essere possibile descriverlo mediante una tabella di verità non esiste una sola realizzazionenon esiste una sola realizzazione per poter scegliere fra le varie soluzioni è necessario definire il parametro da ottimizzareper poter scegliere fra le varie soluzioni è necessario definire il parametro da ottimizzare Funzione COSTOFunzione COSTO (numero di blocchi base, ritardo ingresso uscita, uso di particolari blocchi, ……..)(numero di blocchi base, ritardo ingresso uscita, uso di particolari blocchi, ……..) VEDERE ESEMPI SUCCESSIVIVEDERE ESEMPI SUCCESSIVI A.S.E. 8.14

Esempio di funzione Data la funzione definita dalla Tabella di Verità:Data la funzione definita dalla Tabella di Verità: abcz Si ha: A.S.E. 8.15

Schemi relativi 1 a b c z a a b b c c A.S.E. 8.16

Schemi relativi 2 a b c z A.S.E. 8.17

Schemi relativi 3 a b c z A.S.E. 8.18

Schemi relativi 4 a b c z a b c z A.S.E. 8.19

Teorema di espansione di Shannon Data la funzioneData la funzione Vale la seguente uguaglianzaVale la seguente uguaglianza OvveroOvvero A.S.E.8.20

Esempio Data la funzioneData la funzione RisultaRisulta A.S.E.8.21

Osservazione Applicando in modo iterativo il teorema di ShannonApplicando in modo iterativo il teorema di Shannon Quindi il teorema di Shennon consente di ricavare sempre la forma SPQuindi il teorema di Shennon consente di ricavare sempre la forma SP A.S.E..22

Esempio Data la funzioneData la funzione RisultaRisulta A.S.E.8.23

Conclusioni Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti logiche combinatorie Reti logiche sequenzialiReti logiche sequenziali SimboliSimboli EsempiEsempi Concetto di cicloConcetto di ciclo Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione Teorema di ShannonTeorema di Shannon A.S.E. 8.24

Quesiti Ricavare le funzioni logiche di Z 1 e Z 2Ricavare le funzioni logiche di Z 1 e Z 2 X2X2 X1X1 X3X3 Z1Z1 Z2Z2 A.S.E. 8.25

Suggerimenti Scrivere la tabella di verità comprensiva delle funzioni intermedie “a”, “b” e “c”Scrivere la tabella di verità comprensiva delle funzioni intermedie “a”, “b” e “c” X2X2 X1X1 X3X3 Z1Z1 Z2Z2 a c b A.S.E. 8.26