A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Mappe di KarnaughMappe di Karnaugh Sintesi ottimaSintesi ottima Esempio di minimizzazioneEsempio.

Slides:



Advertisements
Presentazioni simili
Dalla macchina alla rete
Advertisements

Progettazione digitale 2/ed Franco Fummi, Maria Giovanna Sami, Cristina Silvano Copyright © 2007 – The McGraw-Hill Companies srl Progettazione Digitale.
Espressioni generali e MULTIPLEXER.
Algebra Booleana Capitolo 2.
Cap. II. Funzioni Logiche
Analisi di regressione Fornire un semplice modello lineare dei dati per scopi Descrittivi Esplicativi Previsivi Adattare una retta minimizzando gli errori.
Esercitazioni su circuiti combinatori
Analisi e sintesi di circuiti combinatori
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
Reti Combinatorie: sintesi
Algebra di George Boole
Prima e Seconda Forma Canonica
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Una rete sequenziale asincrona è dotata di due
Elementi di Informatica di base
3/29/2017 Minimizzazione.
COME RAGIONA UN COMPUTER
Teoria dei sistemi Autore: LUCA ORRU'.
FONDAMENTI DI INFORMATICA
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Reti Logiche A Lezione.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
Tecnologie Implementative
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Sintesi di reti a più.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 8 Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti.
Algebra di Boole.
LABORATORIO 4 NUOVE TECNOLOGIE
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Algebra BOOLEANA Sistema matematico formaleSistema matematico formale Elementi, operazioni,
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Alcune definizioniAlcune definizioni Algoritmo di sintesi ottima di Quine-McCluskeyAlgoritmo.
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
A.S.E.10.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 10 Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
Autronica LEZIONE N° 14 ALGEBRA BOOLEANA Postulati
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Algebra BOOLEANA a due valori Sistema matematico formaleSistema matematico formale Elementi,
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
Sintesi Reti Combinatorie
A.S.E.11.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
Università degli studi di Parma Dipartimento di Ingegneria dell’Informazione Politecnico di Milano © 2001/02 - William Fornaciari Reti Logiche A Lezione.
L’algebra della logica delle proposizioni
Calcolatori Elettronici
Reti Logiche A Lezione 2.1 Sintesi di reti combinatorie a due livelli
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
Sintesi Sequenziale Sincrona
La tabella delle verità è un modo per rappresentare il comportamento di una funzione combinatoria La tabella delle verità ha due tipi di colonne: colonne.
GLI ALGORITMI Appunti preparati dalla prof.ssa Maria D’Angelo.
Sistemi Elettronici Programmabili3-1 FPGA: Architettura.
Calliope-Louisa Sotiropoulou I NTRODUZIONE ALLA T ECNOLOGIA D ELL ’FPGA F IELD P ROGRAMMABLE G ATE A RRAYS PISA, 02/03/2016 Marie Curie IAPP Fellow - University.
Transcript della presentazione:

A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Mappe di KarnaughMappe di Karnaugh Sintesi ottimaSintesi ottima Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni su soluzioni diverse Tecniche strutturate di minimizzazioneTecniche strutturate di minimizzazione Sintesi a due livelliSintesi a due livelli Sintesi a più di due livelliSintesi a più di due livelli Reti a più usciteReti a più uscite

A.S.E.12.2 Richiami Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti logiche Reti logiche combinatorieReti logiche combinatorie Reti logiche sequenzialiReti logiche sequenziali SimboliSimboli Concetto di cicloConcetto di ciclo Concetto di minimizzazione (funzione costo)Concetto di minimizzazione (funzione costo) Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione

A.S.E.12.3 Sintesi ottima È necessario definire una funzione COSTO da minimizzareÈ necessario definire una funzione COSTO da minimizzare Definiti letterali le variabili dirette o complementate presenti in una funzioneDefiniti letterali le variabili dirette o complementate presenti in una funzione Date due forme diverse della stessa funzioneDate due forme diverse della stessa funzione La forma “A ” ha un costo minore della funzione “B ” se A contiene meno letterali.La forma “A ” ha un costo minore della funzione “B ” se A contiene meno letterali. Minimizzare una funzione vuol dire trovare la forma con meno letteraliMinimizzare una funzione vuol dire trovare la forma con meno letterali Si possono definire altre funzioni COSTO in funzione della tecnologia realizzativaSi possono definire altre funzioni COSTO in funzione della tecnologia realizzativa

A.S.E.12.4 Ottimizzazione mediante le Mappe di Karnaugh Passo 1Passo 1 individuare sulla mappa tutti gli implicanti di ordine superiore possibile che coprono tutta la funzioneindividuare sulla mappa tutti gli implicanti di ordine superiore possibile che coprono tutta la funzione Passo 2Passo 2 Scegliere un insieme più piccolo possibile di implicanti principali che coprono la funzioneScegliere un insieme più piccolo possibile di implicanti principali che coprono la funzione NOTANOTA L’ottimizzazione si fa per ispezione visivaL’ottimizzazione si fa per ispezione visiva

A.S.E.12.5 Esempio Per la funzione prima vista :Per la funzione prima vista : si ha:si ha: La scelta 3 da luogo ad una funzione migliore delle altreLa scelta 3 da luogo ad una funzione migliore delle altre

A.S.E.12.6 Esempio di minimizzazione Data la funzione precedentemente vista:Data la funzione precedentemente vista: abcz Si ha: a b, c

A.S.E.12.7 Condizioni non specificate »Può capitare che in particolari applicazioni alcune configurazioni degli ingressi non si possano verificare, quindi l’uscita per tali uscite non è specificata (Don’t-Care Conditions ) »Se i don’t care si considerano “0” si ottiene la prima funzione »Se i don’t care si considerano “1” si ottiene la seconda funzione

A.S.E.12.8 Un cattivo esempio

A.S.E.12.9 Tecniche strutturate Il procedimento di sintesi per “ispezione visiva” si può utilizzare fino a 4 ÷ 5 variabiliIl procedimento di sintesi per “ispezione visiva” si può utilizzare fino a 4 ÷ 5 variabili Il procedimento di sintesi per “ispezione visiva” può essere anche descritto come processo formale strutturatoIl procedimento di sintesi per “ispezione visiva” può essere anche descritto come processo formale strutturato Metodo di Quine McCluskeyMetodo di Quine McCluskey Può essere tradotto in un programmaPuò essere tradotto in un programma La complessità del programma cresce in modo esponenziale con l’aumentare delle variabiliLa complessità del programma cresce in modo esponenziale con l’aumentare delle variabili I programmi attuali usano tecniche euristicheI programmi attuali usano tecniche euristiche

A.S.E Livelli di logica Data una rete combinatoriaData una rete combinatoria DefinizioneDefinizione Livelli di logica della rete = numero MAX di blocchi base attraversati passando da un ingresso a una uscutaLivelli di logica della rete = numero MAX di blocchi base attraversati passando da un ingresso a una uscuta NOTANOTA La negazione degli ingressi non contaLa negazione degli ingressi non conta d b a c g y x

A.S.E Sintesi a due livelli Le tecniche fin ora viste sono di sintesi a due livelliLe tecniche fin ora viste sono di sintesi a due livelli a z d c b

A.S.E Sintesi a tre livelli Si usa un numero inferiore di porte e con meno ingressiSi usa un numero inferiore di porte e con meno ingressi a z d c b

A.S.E Reti a più uscite Casi vistiCasi visti più ingressi una uscita più ingressi una uscita Tecniche di minimizzazione visteTecniche di minimizzazione viste Una sola uscitaUna sola uscita Casi frequenti nella praticaCasi frequenti nella pratica più ingressi più uscitepiù ingressi più uscite La minimizzazione delle singole uscite (separatamente) non garantisce la minimizzazione dell’intera reteLa minimizzazione delle singole uscite (separatamente) non garantisce la minimizzazione dell’intera rete Il procedimento di minimizzazione globale risulta molto complessoIl procedimento di minimizzazione globale risulta molto complesso

A.S.E Esempio Rete a due usciteRete a due uscite zw zw

A.S.E Conclusioni Sintesi ottimaSintesi ottima Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni su soluzioni diverse Tecniche strutturate di minimizzazioneTecniche strutturate di minimizzazione Sintesi a due livelliSintesi a due livelli Sintesi a più di due livelliSintesi a più di due livelli Reti a più usciteReti a più uscite