A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset Tecniche di descrizioneTecniche di descrizione –Tabella di flusso –Grafo orientato –Diagramma di flusso

A.S.E.21.2 Richiami Clock a due fasiClock a due fasi Descrizione del Flip Flop R-S Master - SlaveDescrizione del Flip Flop R-S Master - Slave Flip - Flop R-S edge-triggeredFlip - Flop R-S edge-triggered Flip – Flop D trasparenteFlip – Flop D trasparente Flip – Flop D edge-triggeredFlip – Flop D edge-triggered

A.S.E.21.3 Flip - Flop J – K Master - Slave Tabella di “Verità”Schema logicoTabella di “Verità”Schema logico CkCkCkCk J Q QQQQK CkJKQ 0XXQ 1XXQ XXQ 00Q QQQQ S Q Ck  Q R

A.S.E.21.4 Forme d’onda Forme d’onda Ck J K t S = J x  Q R = K x Q Q QQ Ck J Q QQQQK S Q Ck Q R

A.S.E.21.5 Soluzione alternativa K J QQ Ck Q QMQM QMQM A B C D

A.S.E.21.6 Tabella Tabella CkJKAB QMQMQMQM QMQMQMQMCDQQ X0011 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM 0XX11 QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM QMQMQMQM (0) (1) (0) (1) K J QQ Ck Q QMQM QMQM A B C D

A.S.E.21.7 Flip - Flop T (TOGGLE) Tabella di VeritàSchema logicoTabella di VeritàSchema logico Ck T Q QQQQ CkTQ 0XQ 1XQ XQ 0Q 1 QQQQ S Q Ck  Q R

A.S.E.21.8 Forme d’onda Ck T Q Il Flip – Flop T divide per 2 la frequenza del Clock Il Flip – Flop T divide per 2 la frequenza del Clock SimboloSimbolo t T Q Ck

A.S.E.21.9 Flip - Flop T altre soluzioni Soluzione 1Soluzione 2Soluzione 1Soluzione 2 D Q Ck D Q Ck Ck T Q Ck Q

A.S.E Flip – Flop T in cascata T Q Ck T Q Ck T Q Ck T Q Ck Q0Q0Q0Q0 C E Q1Q1Q1Q1 Q2Q2Q2Q2 Q3Q3Q3Q3

A.S.E Forme d’onda C E Q0Q0 t Q1Q1 Q2Q2 Q3Q

A.S.E Contatore modulo 2 N con riporto seriale Sequenza di uscitaSequenza di uscita NQ3Q2Q1Q

A.S.E Problema del riporto seriale Forme d’ondaForme d’onda C T Q0Q0 t Q1Q1 Q2Q2 Q3Q

A.S.E Osservazioini Il Flip-Flop D edge triggered elemento base delle reti sincronizzateIl Flip-Flop D edge triggered elemento base delle reti sincronizzate Non è possibile prevedere il valore dell’uscita del Flip –Flop all’accensioneNon è possibile prevedere il valore dell’uscita del Flip –Flop all’accensione Può essere necessario inizializzare il sistema anche durante il normale funzionamentoPuò essere necessario inizializzare il sistema anche durante il normale funzionamento L’inizzializzazione può richiedere il caricamento di un particolare valoreL’inizzializzazione può richiedere il caricamento di un particolare valore L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)L’inizializzazione deve essere indipendente dai fronti del Clock (asincrona)

A.S.E Flip – Flop D (Edge Triggered) con CLEAR & PRESET asincroni Q D Ck Clear 11 22 Preset D Ck Q Preset Clear

A.S.E Verifica Pr = 0, Ck = 1 Q D Ck Clear 11 22 Preset X

A.S.E Verifica Pr = 0, Ck = 0, D = 1 Q D Ck Clear 11 22 Preset

A.S.E Verifica Pr = 0, Ck = 0, D = 0 Q D Ck Clear 11 22 Preset

A.S.E Registro a scorrimento (shift register) Serial In Serial Out (SISO)Serial In Serial Out (SISO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck In Out t

A.S.E Registro a scorrimento 2 Serial In Parallel Out (SIPO)Serial In Parallel Out (SIPO) In Ck Out D Q Ck D Q Ck D Q Ck D Q Ck Q0Q0 In Out t Q3Q3 Q2Q2 Q1Q1 Q0Q0 Q3Q3 Q2Q2 Q1Q

A.S.E Registro a scorrimento 3 Parallel In Serial Out (PISO)Parallel In Serial Out (PISO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

A.S.E Registro a scorrimento 4 Parallel In Parallel Out (PIPO)Parallel In Parallel Out (PIPO) Clear Out Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Ck

A.S.E Registro di sincronizzazione PIPO Ver. 2PIPO Ver. 2 In Ck D Q Ck D Q Ck D Q Ck D Q Ck Q3Q3 Q2Q2 Q1Q1 Q0Q0

A.S.E Descrizione di reti sequenziali Varie tecniche di rappresentazioneVarie tecniche di rappresentazione –Tabella di flusso Molto compatta, può essere utilizzata per la sintesiMolto compatta, può essere utilizzata per la sintesi –Mediante grafo Molto compatto, evidenzia la memorizzazioneMolto compatto, evidenzia la memorizzazione –Mediante diagramma di flusso (ASM) Intuitivo, di facile interpretazioneIntuitivo, di facile interpretazione –Mediante forme d’onda Fornisce indicazione dell’andamento nel tempoFornisce indicazione dell’andamento nel tempo –Mediante linguaggio di programmazione Consente la verifica e sintesi automaticaConsente la verifica e sintesi automatica

A.S.E Tabella di flusso Tante righe quanti sono gli stati interniTante righe quanti sono gli stati interni Tante colonne quante sono le configurazioni degli ingressiTante colonne quante sono le configurazioni degli ingressi In ogni casella si indica lo stato di “arrivo”In ogni casella si indica lo stato di “arrivo” Lo stato è cerchiato se non cambiaLo stato è cerchiato se non cambia A destra della tabella si può riportare il valore delle usciteA destra della tabella si può riportare il valore delle uscite Q SR YSRQ00Q R S Q QQ

A.S.E Grafo di flusso I nodi corrispondono agli statiI nodi corrispondono agli stati –Internamente è indicato il valore dello stato e delle variabili d’uscita –da ogni nodo partano tanti archi quante sono le configurazioni degli ingressi Gli archi orientati corrispondono alle transizioni dovute agli ingressiGli archi orientati corrispondono alle transizioni dovute agli ingressi –Sopra gli archi è riportata la configurazione degli ingressi corrispondente –Le configurazioni degli ingressi che danno luogo a stati non specificati comportano archi interrotti

A.S.E Grafo del Flip – Flop S - R Gli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di MemorizzazioneGli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di Memorizzazione SR Y/Q 0/0 1/ , 10 00, SRQ 00Q R S Q QQ Q SR Y

A.S.E Forme d’onda Si riportano sia gli ingressi, sia le uscite, che gli stati interneSi riportano sia gli ingressi, sia le uscite, che gli stati interne S R QQ t Y = Q R S Q QQ

A.S.E Elementi base del diagramma di flusso (ASM= Algoritmic State Machine) Blocco di StatoBlocco di Stato –AAAEtichetta –nnnnumerazione di stato –X, Y, Z Uscite attive X, Y, Z nnnAAA

A.S.E Elementi base del diagramma di flusso 2 Blocco DecisionaleBlocco Decisionale –(A+B)CCondizione su gli ingressi –Y (1) (V)Condizione verificata –N (0) (F)Condizione non verificata (A+B)C YN

A.S.E Elementi base del diagramma di flusso 3 Blocco di UscitaBlocco di Uscita –Utile per le uscite asincrone –X, Y, Z Uscite attive X, Y, Z

A.S.E Condizioni sul Diagramma di flusso 1 SiNO SiNO X, Y, Z nnnAAA (A+B)C Y N nnnAAA (A+B)C Y N

A.S.E Condizioni sul Diagramma di flusso 2 SiNO SiNO X, Y, Z mmAR K=0 YN X, W nnAH X, Y, Z mmAR K=0 Y N X, W nnAH

A.S.E Diagramma di flusso del Flip – Flop S-R 0Y0 S=0, R=0 Y S=0, R=1 S=1, R=0 Y Y Q 1Y1 S=0, R=0 Y S=1, R=0 S=0, R=1 Y Y SRQ 00Q R S Q QQ

A.S.E Conclusioni Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione alternativa Flip - Flop T (TOGGLE)Flip - Flop T (TOGGLE) Contatore modulo 2 NContatore modulo 2 N Flip – Flop D con Clear e PresetFlip – Flop D con Clear e Preset Tecniche di descrizioneTecniche di descrizione –Tabella di flusso –Grafo orientato –Diagramma di flusso