Docente relatore: Prof. Stefano Marsi

Slides:



Advertisements
Presentazioni simili
Protocollo di rete locale basato sulla tecnologia CSMA / CD
Advertisements

Network Musical Performance: RTP MIDI
POLITECNICO DI MILANO Politecnico di Milano A.A. 2005/06 MECCANISMI DI SINCRONIZZAZIONE PER SISTEMI MULTIPROCESSORE BASATI SUL DISPOSITIVO D740 Candidato:
Politecnico di Milano Sviluppo di strumenti per l'analisi e la manipolazione di bitstream per la riconfigurabilità parziale Relatore: Prof. Fabrizio FERRANDI.
E.Mumolo. DEEI Reti di calcolatore e Applicazioni Telematiche – Livello Dati Lezioni di supporto al corso teledidattico E.Mumolo. DEEI.
Università degli studi di Trieste – Tesi di laurea triennale in Ingegneria elettronica PROTOCOLLO DI COMUNICAZIONE TRA PC E MICROCONTROLLORE PER UN’INTERFACCIA.
Tesi di Laurea Triennale in Ingegneria Elettronica Applicata
Realizzazione di algoritmi video su FPGA
UNIVERSITA’ DEGLI STUDI DI TRIESTE FACOLTA’ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA A.A / 2005 Tesi di Laurea Triennale SVILUPPO.
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
I protocolli TCP/UDP prof.: Alfio Lombardo.
I modelli di riferimento OSI e TCP/IP
Ethernet Crediti Parte delle slide seguenti sono adattate dalla versione originale di J.F Kurose and K.W. Ross (© All Rights Reserved)
5-1 ATM Crediti Parte delle slide seguenti sono adattate dalla versione originale di J.F Kurose and K.W. Ross (© All Rights Reserved)
La rete in dettaglio: rete esterna (edge): applicazioni e host
Esercizi sulle architetture
Sistemi e Tecnologie della Comunicazione
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
PROGETTO DI FILTRI IIR E FIR CON IL C.A.D.
Esercizio 1 1)      Un collegamento end-to-end è formato da tre tratte, la prima AB con la velocità di 5 Mb/s, la seconda BC di 20 Mb/s e la terza CD di.
1 Esercizio 1 Due nodi A, e B, sono collegati a un nodo C con canali di velocità pari a 500 Mb/s e 1000 Mb/s e a sua volta C è collegato al nodo D con.
Esercizio 1 Due collegamenti in cascata, AB e BC hanno una velocità rispettivamente di 100 Mb/s e 50 Mb/s e tempi di propagazione pari a 1 ms e 1.2 ms.
CONVERTITORI A/D ad ELEVATE PRESTAZIONI
INTRODUZIONE AI CONVERTITORI ANALOGICO-DIGITALI (ADC)
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
INFN Sez. Roma1 - Fabrizio Ameli1 Nemo Prima Fase Una proposta per lelettronica di concentrazione di piano II Meeting Elettronica NEMO Prima Fase Roma.
L. Servoli - Corso Fisica dei Dispositivi Elettronici 1 Uno scheduler deve avere implementate almeno le seguenti funzionalità: 1) Inizializzatore: preparazione.
TCP Transmission Control Protocol. Programmazione II: Programmazione su Reti -- Prof. G. Persiano 2 TCP TCP fornisce un servizio di connessione –orientato.
3. Architettura Vengono descritte le principali componenti hardware di un calcolatore.
Reti di Calcolatori IL LIVELLO RETE.
Reti di Calcolatori IL LIVELLO RETE.
Mod 4.2 Reti WAN.
I File.
ICMP - PING - TRACEROUTE
UNIVERSITA’ STUDI DI ROMA “FORO ITALICO”
Architettura dell’elaboratore
1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.
I protocolli TCP/UDP prof.: Alfio Lombardo.
Esercizio 10.* Un cassiere vuole dare un resto di n centesimi di euro usando il minimo numero di monete. a) Descrivere un algoritmo goloso per fare ciò.
Università di Modena e Reggio Emilia
SVILUPPO DI UN SENSORE DI UMIDITÀ PER APPLICAZIONI MEDICALI
Tesi di Master Universitario Applicazione Sperimentale SoftPLC e SCADA
WEB: Progetto: Documentazione: Soluzioni per video streaming.
UNIVERSITÀ DI PISA FACOLTÀ DI SCIENZE MATEMATICHE FISICHE E NATURALI CORSO DI LAUREA IN INFORMATICA Realizzazione completa di un’interfaccia grafica in.
1 Applicazione di videoconferenza in ambiente Multicast con supporto per il protocollo di controllo di congestione RLC Giansalvo Gusinu Relatori: Prof.
Sistemi di elaborazione dellinformazione Ernesto Damiani Lezione 5 – SONET Modulo 1 -Tecniche di comunicazione digitale Unità didattica 1 -Richiami sulla.
Soft-DVB: A Fully-Software GNURadio-based ETSI DVB-T Modulator
Progetto Edusat 3° Modulo
Pippo.
TCP/IP.
INTERNET e RETI di CALCOLATORI
ARDUINO Duemilanove Parte_1 Caratteristiche
Architettura di una CPU
Alessio Gandolfi Laurea interdipartimentale in Comunicazione, Innovazione, Multimedialità Relatore: Prof. Marco Porta Correlatore: Prof. Paolo Costa.
Sistemi Elettronici Programmabili7-1 Sistemi Elettronici Programmabili Collegamenti seriali e paralleli.
MUSE Progetto di un servizio di audio streaming in reti wireless Progetto realizzato da: Leardini Francesco Mercati Alberto Morsiani Marco Bologna
UNIVERSITA’ DEGLI STUDI DI ROMA “TOR VERGATA”
Sistemi di elaborazione dell’informazione Modulo 1 - Tecniche di comunicazione digitale Unità didattica 5 -Cenni ai protocolli di rete pubblica Ernesto.
Tecniche di Comunicazione Digitale Modulo 1 -Protocolli di rete pubblica Unità didattica 1 – Infrastruttura di rete ottica Ernesto Damiani Università di.
Protocolli avanzati di rete Modulo 3 -Wireless network Unità didattica 2 -Modulazione digitale Ernesto Damiani Università degli Studi di Milano Lezione.
Tecniche di Comunicazione Digitale Modulo 1 -Protocolli di rete pubblica Unità didattica 1 – Infrastruttura di rete ottica Ernesto Damiani Università di.
Sistemi di elaborazione dell’informazione Modulo 1 - Tecniche di comunicazione digitale Unità didattica 5 -Cenni ai protocolli di rete pubblica Ernesto.
Gianluca Costante & Alessio Scannapieco
Presentazione di sistemi Ambrosio Federica Anna Esposito 3C inf.
INTERNET PROTOCOL SUITE FACOLTA’ DI INGEGNERIA Corso di Laurea Specialistica in Ingegneria delle Telecomunicazioni Docente: Prof. Pasquale Daponte Tutor:
Implementazioni di un analizzatore di protocollo Esistono quattro fondamentali tradeoff per la realizzazione di un analizzatore di protocollo:  Analisi.
Comunicazione Seriale Prof. Antonino Mazzeo Corso di Laurea Specialistica in Ingegneria Informatica.
Aprile 2015Architettura degli Elaboratori - Mod. B - 2. Macchina di Mano1 Logica di controllo “hardwired”
CONCETTI DI RETI: TOPOLOGIE, ARCHITETTURE E STANDARD FACOLTA’ DI INGEGNERIA Corso di Laurea Specialistica in Ingegneria delle Telecomunicazioni Docente:
Transcript della presentazione:

Realizzazione di un Incapsulatore dati Ethernet su Transport Stream DVB-C Docente relatore: Prof. Stefano Marsi Tutore aziendale: Ing. Anna Berno Candidato: Paolo Vigini

Architettura

Velocità di trasmissione Ethernet Fast Ethernet 10 Mb/s 100 Mb/s

Ethernet Frame Preambolo: “10101010” SOF: “10101011”

Codifica Ethernet

Codifica Fast Ethernet 4b/5b NRZI NRZI3

Codifica Fast Ethernet 4b/5b NRZI NRZI3

Codifica Fast Ethernet 4b/5b NRZI NRZI3

Codifica Fast Ethernet 4b/5b NRZI NRZI3

MPEG2 Transport Stream byte 4 184 Header Payload

MPEG2 Transport Stream Nome Descrizione No. di bit Sync byte Byte di sincronismo uguale a 0x47 8 Transport error indicator Viene settato dal codificatore in presenza di almeno un errore nel pacchetto 1 Payload start indicator Se settato, indica che il payload di questo pacchetto è l'inizio di un pacchetto PES Transport priority Viene utilizzato dal codificatore PID (Packet Identifier) Identifica l'appartenenza del payload ad un determinato PES 13 Scrambling control Identifica il sistema di scrambling utilizzato 2 Adaptation field control Indica la presenza di ulteriori opzioni nel payload quando il header non è sufficiente. Continuity counter Contatore che viene incrementato ad ogni TS contenente il medesimo PID 4

settato dal modulatore MPEG2 Transport Stream Nome Opzioni scelte Significato opzioni No. di bit Sync byte “01000111” obbligatorio 8 Transport error indicator “0” settato dal modulatore 1 Payload start indicator non utilizzato Transport priority PID (Packet Identifier) “1111111111110” pacchetto dati 13 Scrambling control “00” no scrambling 2 Adaptation field control “01” only payload Continuity counter “0000” 4

Implementazione dati dati dati Ethernet 10 Mb/s Decodifica Manchester Parallelizzazione dati Ethernet 10 Mb/s 1 8 clock 10 MHz clock 1.25 MHz

Decodifica Manchester Errore: “11100000” “00011111” “11100001” “00011110”

Implementazione dati dati dati Decodifica NRZI Decodifica 5b/4b Parallelizzazione 1 4 dati Ethernet 100 Mb/s 8 clock 125 MHz clock 12.5 MHz clock 25 MHz

Decodifica NRZI

Shift register e scrittura FIFO dati dati Shift register 8 byte (rigenerazione preambolo) Gestione scrittura FIFO dati 8 8 8 pacchetto presente wren clock clock clock FIFO

Aggiunta Header Transport Stream FIFO Aggiunta Header Transport Stream dati dati dati 8 8 8 DVB FIFO empty wren FIFO clock 4.5-6 MHz clock 1.25-12.5 MHz clock 4.5-6 MHz

FIFO dati dati wren wren clock 1.25-12.5 MHz clock 10-100 MHz clock Vcc dati 8 dati wren wren clock 1.25-12.5 MHz clock 10-100 MHz clock 4.5-6 MHz 8

Contatore Comparatore Contatore wren wraddress clock 1.25-12.5 MHz FIFO vuota rden rdaddress Contatore clock 4.5-6 MHz

Risultati (Ethernet)

Risultati (Fast Ethernet)

Conclusioni Decodifica Elaborato sistema buffer Ambiente di test (verso modulatore DVB) Ambiente di test (verso rete Ethernet)

FINE