Esempi di progetto di circuiti seq. asincroni

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Informatica Generale Marzia Buscemi IMT Lucca
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti Combinatori Capitolo 3.
Macchine sequenziali Capitolo 4.
Circuiti Sequenziali Asincroni
Circuiti sequenziali Capitolo 5.
Circuiti sequenziali ad impulsi
Filtri Multirate e Banchi di Filtri
Circuiti sequenziali sincroni
Architettura e modi di trasferimento
Esercitazioni su circuiti combinatori
Introduzione ai circuiti sequenziali
Circuiti di memorizzazione elementari: i Flip Flop
Bus e interconnessione fra registri
Informatica 3 Codifica binaria.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.
Flip-flop e Registri.
Reti Combinatorie: sintesi
Macchine sequenziali.
Reti combinatorie: moduli di base
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Convertitore A/D e circuito S/H
Il Linguaggio Macchina
Algebra di George Boole
Display a 7 segmenti Il display a 7 segmenti è un dispositivo composto da 7 diodi luminosi LED (Light-Emitting Diode) sagomati a forma di rettangolo o.
Esempi di Automi a stati Finiti
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Rete Sincrona Una rete sequenziale sincrona, è dotata di un ingresso E, di un segnale di Clock e uno di reset. Ad ogni fronte del Clock, deve essere campionato.
Una rete sequenziale asincrona è dotata di due
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Prova di verifica Fondamenti Informatica 1 15 Febbraio 2008.
Reti combinatorie: moduli di base
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
FONDAMENTI DI INFORMATICA
Display a 7 segmenti.
Analisi e Sintesi di un contatore BCD con Quartus II
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.
Algebra di Boole.
Circuiti di memorizzazione elementari: i Flip Flop
Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.
Realizzazione software
Algebra di Boole.
Algoritmi e Programmazione (in C) Stefano Cagnoni e Monica Mordonini
TEORIA DEGLI AUTOMI Una macchina sequenziale a stati finiti o AUTOMA a stati finiti è un sistema sequenziale che ha un insieme finito di stati interni,
ELETTRONICA DIGITALE – circuiti sequenziali
Calcolatori Elettronici
Reti Logiche A Lezione 2.1 Sintesi di reti combinatorie a due livelli
Rappresentazione come schematico della seguente rete sequenziale asincrona: Una rete sequenziale asincrona, dotata di due ingressi X0, X1 e di un’uscita.
Politecnico di MilanoC.Brandolese, F.Salice Sintesi FSM – Prima parte Calcolatori Elettronici.
Sintesi Sequenziale Sincrona
ELETTRONICA DIGITALE – circuiti sequenziali
Macchine sequenziali Capitolo 4.
Programmazione e Laboratorio di Programmazione
Programmazione e Laboratorio di Programmazione
Transcript della presentazione:

Esempi di progetto di circuiti seq. asincroni Capitolo 5

Esempio 1 Si progetti un divisore binario, cioe' un circuito a un ingresso e un'uscita il cui valore cambi ogni volta che l'ingresso passa da 0 a 1. Grafo degli stati e matrice primitiva delle sequenze

Esempio 1 Diagramma delle transizioni e tavola delle transizioni Per evitare alee statiche Tavola di flusso

Esempio 1 Soluzione 1 Per semplificare il circuito: Notare che G5 e G3 hanno gli stessi ingressi (a meno di un invertitore) Inoltre con la tecnica del ‘bounding” si puo’ eliminare anche l’invertitore all’ingresso di G6

Esempio 1 Soluzione 1 Soluzione 2

Esempio 2 Realizzare un contatore ad anello un circuito a 1 ingresso e n uscite in cui l'uscita zj = 1 quando e solo quando si sono avute j + n.k (k = 0,1,....) variazioni dell'ingresso. Tutte le altre uscite devono essere nulle.

Esempio 2 (identico all’esempio 1) Questa soluzione richiederebbe 1000 0100 0010 0001 x 1 00 01 11 10 / 11/ ------ 01/ ------ 10/------ y y 2 y y / z z z z 3 4 , (identico all’esempio 1) Questa soluzione richiederebbe al minimo 8 Nand e 6 invertitori

Esempio 2 Altra soluzione : Si codifichi lo stato con 4 variabili (le uscite coincidano con le variabili di stato Codifica delle variabili secondo il codice di Gray Identificazione degli stati 1 2 3 4 stabili di cui 1 e 3 per x=0 e 2 e 4 per x=1 Definizione delle uscite Utilizzo di transizioni Multiple Es: 0010  0011  0001 (Mappe di Karnaught per la semplificazione) Descrizione delle relative equazioni

Esempio 2 4 1 3 2 y . x y' + = Notare che il circuito puo’ essere realizzato in forma iterativa

Reti iterative Si tenga conto di strutture 1D Si possono trattare come circuiti sequenziali Ingressi primari = ingressi prorpi Ingressi secondari = stato attuale Uscite secondarie = stato futuro Uscite Primarie = uscite proprie Ingressi al Contorno (solitamente costanti) Uscite al contorno (solitamente uscite prorpie)

Esempio 1 Incremento (out = in +1) 010010011010111+ Stato A : y=0 000000000000001= 010010011011000 Stato A : y=0 Stato B : y=1

Esempio 2 Controllore continuo di parita’ su tutti i bit che via via si presentano su di una linea seriale In teoria si dovrebbero realizzare rispettivamente: Soluzione iterativa L’ingresso secondario (stato) sia A se la parita’ sugli ingressi primari precedenti e’ dispari, altrimenti sia B L’uscita primaria sia 1 se la parita’ di tutti i bit che precedono piu’ la’ttuale e’ dispari L’uscita secondaria rappresenta la parita’ sui bit precedenti piu’ lattuale Codifica: A  y=1 B  y=0 (cosi’ z=y) A: Dispari B: Pari

Esempio 3 Dato un Bus su quale si possono avere n chiamate si vogliano identificare le 2 a piu’ alta priorita’ Es: 01000100110110  01000100000000 (identifica 2 su 6) 00000001000000  00000001000000 (identifica 1 su 1) Soluzione: Stato A: non vi sono richieste a maggior priorita’ Stato B: vi e’ una sola richiesta a maggior priorita’ Stato C: vi sono 2 o piu’ richieste a priorita’ maggiore Codifica: A=00 B=01 C=11

Esempio 3