Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma di flusso Altri Flip –Flop Flip – Flop D trasparente Flip – Flop D edge-triggered AUTRONICA

Richiami Teoremi fondamentali insieme funzionalmente completo NAND e NOR Funzione XOR Reti logiche combinatorie e sequenziali Simboli Concetto di ciclo Concetto di minimizzazione (funzione costo) Realizzazioni diverse della stessa funzione Half Adder e Full Adder AUTRONICA

Definizioni Reti COMBINATORIE Reti SEQUENZIALI In qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella Reti SEQUENZIALI In un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente La descrizione è più complessa Stati Interni Reti dotate di MEMORIA AUTRONICA

Memoria delle reti sequenziali Osservazione In ogni istante la rete deve “ricordarsi” il valore che alcune variabili logiche avevano precedentemente la memorizzazione viene fatta da “opportuni” collegamenti interni alla rete Cicli Anelli di reazione Anelli Attenzione !! l’assenza di cicli comporta => rete combinatoria la presenza di cicli non garantisce =>reti sequenziali (reazione positiva) AUTRONICA

Modello 1 di rete sequenziale X1 z1 R’ Xn zm s1 s’1 sk Dt s’k La rete R’ è priva di anelli, ovvero è una rete combinatoria AUTRONICA

Macchina di Mealy1 Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 R sPk snk an+k zm+k Memoria AUTRONICA

Macchina di MOORE1 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Memoria AUTRONICA

Instabilità Segnale di CLOCK La memoria cambia le proprie usciti in corrispondenza del fronte di discesa (salita) del CLOCK V T AUTRONICA

Macchina di Mealy2 Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 R sPk snk an+k zm+k Ck AUTRONICA

Macchina di MOORE2 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Ck AUTRONICA

Flip – Flop R-S S Q S R Q Q 1 - R Q S R Q Q t AUTRONICA

Variabili di stato La capacità di “memorizzazione è legata agli anelli di richiusura interni Variabili di stato Tante quante sono le richiusure “k” Stati interni 2k S Q R Q R’ Y AUTRONICA

Descrizione di reti sequenziali Varie tecniche di rappresentazione Mediante grafo Molto compatto, evidenzia la memorizzazione Mediante diagramma di flusso Intuitivo, di facile interpretazione Mediante forme d’onda Fornisce indicazione dell’andamento nel tempo Mediante linguaggio di programmazione Consente la verifica e sintesi automatica AUTRONICA

Grafo di flusso I nodi corrispondono agli stati Internamente è indicato il valore dello stato e delle variabili d’uscita da ogni nodo partano tanti archi quante sono le configurazioni degli ingressi Gli archi orientati corrispondono alle transizioni dovute agli ingressi Sopra gli archi è riportata la configurazione degli ingressi corrispondente Le configurazioni degli ingressi che danno luogo a stati non specificati comportano archi interrotti AUTRONICA

Grafo del Flip – Flop S - R Gli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di Memorizzazione R S Q Q SR Y/Q 0/0 1/1 10 00, 10 00, 01 11 01 S R Q 1 - AUTRONICA

Forme d’onda Si riportano sia gli ingressi, sia le uscite, che gli stati interne R S Q Q S R Q t Y = Q AUTRONICA

Elementi base del diagramma di flusso (ASM= Algoritmic State Machine) Blocco di Stato AAA Etichetta nnn numerazione di stato X, Y, Z Uscite attive nnn AAA X, Y, Z AUTRONICA

Elementi base del diagramma di flusso 2 Blocco Decisionale (A+B)C Condizione su gli ingressi Y (1) (V) Condizione verificata N (0) (F) Condizione non verificata (A+B)C Y N AUTRONICA

Elementi base del diagramma di flusso 3 Blocco di Uscita Utile per le uscite asincrone X, Y, Z Uscite attive X, Y, Z AUTRONICA

Condizioni sul Diagramma di flusso 1 Si NO nnn AAA nnn AAA X, Y, Z X, Y, Z N (A+B)C N (A+B)C Y Y AUTRONICA

Condizioni sul Diagramma di flusso 2 Si NO N K=0 Y N K=0 Y mm AR nn AH mm AR nn AH X, Y, Z X, W X, Y, Z X, W AUTRONICA

Diagramma di flusso del Flip – Flop S-R Y0 S=0, R=0 Y S=0, R=1 S=1, R=0 Q 1 Y1 S R Q 1 - R S Q Q AUTRONICA

Altre rappresentazioni del F- F [S-R] Q R R’ Y S Q R S Q Q Q R AUTRONICA

Flip – Flop S – R con abilitazione Tabella di verità Schema S Ck S R Q x 1 - Q Ck Q R AUTRONICA

Problema dell’instabilità Presenza di anelli multipli A causa dei ritardi sulle porte le uscite oscillano R S 1 Q Ck A Q AUTRONICA

Architettura MASTRE - SLAVE QM SS S Q RS R Q QM CkM CkS AUTRONICA

Flip – Flop D Per Ck = 1 Per Ck = 0 Tabella di verità Schema L’uscita Q segue l’ingresso D Per Ck = 0 L’uscita conserva lo stato precedente Tabella di verità Schema Ck D Q x 1 D Q Q Ck AUTRONICA

Osservazioni Quando il Clock è a 1 l’uscita segue l’ingresso In questo Flip-Flop non è presente lo stato non definito Ovvero il Flip- Flop è in “TRASPARENZA” Simbolo Ck D Q t D Q Ck AUTRONICA

Flio- Flop D Edge Triggered Il dato viene trasferito in uscita in corrispondenza del fronte di salita (discesa) del Clock Tabella di verita Schema Ck D Q X 1 D S Q Ck Q R Ck AUTRONICA

Osservazioni Con Clock stabile l’uscita è stabile In questo Flip-Flop non è presente lo stato non definito L’uscita commuta in modo “SINCRONO” con il Clock Simbolo Ck D Q t D Q Ck AUTRONICA

CONCLUSIONI Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma di flusso Altri Flip –Flop Flip – Flop D trasparente Flip – Flop D edge-triggered AUTRONICA