ARCHITETTURA DEI SISTEMI ELETTRONICI

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona SR
CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.
Circuiti sequenziali sincroni
Calcolatori Elettronici Parte IV
Numerazione in base tre Prof. Lariccia Giovanni Gruppo: Roberta Spicciariello, Roberta Accaria e Maria Elisa Graziano.
Esercitazioni su circuiti combinatori
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
CIRCUITI ELETTRONICI ANALOGICI E DIGITALI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Flip-flop e Registri.
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Come aumentare le linee di I/O?
Cos’è un problema?.
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
19 Lezione 21/5/04 Composizione dell'immagine 1 COMPOSIZIONE DELLIMMAGINE.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Contatore: esempio di circuito sequenziale
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
1 Guida per linsegnamento nei corsi per il conseguimento del CERTIFICATO DI IDONEITÀ ALLA GUIDA DEL CICLOMOTORE.
Bando Arti Sceniche. Per poter procedere è indispensabile aprire il testo del Bando 2ROL - Richieste On Line.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi
IL GIOCO DEL PORTIERE CASISTICA. Caso n. 1 Il portiere nella seguente azione NON commette infrazioni.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.
Circuiti di memorizzazione elementari: i Flip Flop
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.20.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 20 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Riconoscitore di sequenzaRiconoscitore di sequenza Sintesi di contatore modulo 8Sintesi di.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
Reti Sequenziali Corso di Architetture degli Elaboratori Reti Sequenziali.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
Calcolatori Elettronici
Transcript della presentazione:

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Registri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali sincrone Macchina di MEALY Macchina di MOORE Tabella delle transizioni Numerazione degli stati Sintesi delle reti combinatorie Esempio A.S.E.

Richiami Reti sequenziali Concetto di memoria Anelli di reazione F-F D A.S.E.

Registro a scorrimento (shift register) Serial In Serial Out (SISO) In Ck Out D Q Ck In 0 1 2 3 4 t Out A.S.E.

Registro a scorrimento 2 Serial In Parallel Out (SIPO) D Q Ck D Q Ck D Q Ck D Q Ck In Out Ck Q3 Q2 Q1 Q0 Ck In 1 1 1 Q3 1 Q2 Q1 1 Q0 1 0 1 2 3 4 t Out A.S.E.

Registro a scorrimento 3 Parallel In Serial Out (PISO) Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Out Clear Ck A.S.E.

Registro a scorrimento 4 Parallel In Parallel Out (PIPO) Load Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Pr D Q Ck Cl Out Clear Ck A.S.E.

Registro di sincronizzazione PIPO Ver. 2 D Q Ck D Q Ck D Q Ck D Q Ck In Ck Q3 Q2 Q1 Q0 A.S.E.

Macchina di MEALY 1 Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 R sPk snk an+k zm+k Memoria A.S.E.

Macchina di MOORE 1 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Memoria A.S.E.

Instabilità Segnale di CLOCK La memoria cambia le proprie usciti in corrispondenza del fronte di discesa (salita) del CLOCK V T A.S.E.

Macchina di MEALY 2 Le uscite sono funzioni delle variabili di stato e degli ingressi R R’ X1 Xn z1 sp1 sPk sn1 snk a1 an an+1 an+k zm zm+1 zm+k Ck A.S.E.

Macchina di MOORE 2 Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Ck A.S.E.

Tabella delle transizioni Si riportano Valore degli ingressi Variabili di stato di partenza (Stato presente) Variabili di stato di arrivo (Nuovo stato) X1 … Xn Sp1 Spn Sn1 …. Snn 1 .. X1 a1 z1 z1 R’ Xn an zm sp1 zm zm+1 sn1 sPk an+1 snk R an+k zm+k Ck A.S.E.

Rete sequenziale sincronizzata Per il corretto funzionamento è necessario che siano rispettati i tempi Tsetup e Thold del registro R z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 sPk snk an+k zm+k Ck A.S.E.

Temporizzazione Condizioni sugli ingressi Ck X Sp Sn Z t Th Th Tx Tcs Ts Tp Tcz Tp A.S.E.

Glossario Th = Thold (tempo di mantenimento dopo il campionamento) Ts = Tsetup (tempo di stabilizzazione prima del campionamento) Tp = Tpropagation (tempo di propagazione del dato nel Flip –Flop D) Tx = Tinput (tempo durante il quale gli ingressi possono variare) Tcs = Tcalc-s (Tempo di calcolo delle variabili di stato) Tcz = Tcalc-z (Tempo di calcolo delle variabili d’uscita) A.S.E.

Osservazioni In questa macchina il tempo di calcolo delle variabili di stato limita pesantemente l’intervallo di tempo durante il quale gli ingressi possono essere instabili Per garantire la sincronizzazione degli ingressi si può mettere una barriera di F-F D (un Registro) subito dopo i terminali d’ingresso A.S.E.

Macchina di Mealy Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 R sPk snk an+k zm+k Ck A.S.E.

Osservazioni Le uscite sono asincrone È pericoloso usare più reti fra loro connesse si può ottenere una macchina asincrona “nascosta” A.S.E.

Macchina di MOORE Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Ck A.S.E.

Osservazioni Le uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti Le uscite vengono presentate in ritardo rispetto alla macchina di Mealy (tempo d’attese per la sincronizzazione) A.S.E.

Macchina di Mealy Ritardata Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate z1 z1 X1 a1 Xn zm zm an sp1 R’ sn1 an+1 zm+1 R sPk snk an+k zm+k Ck A.S.E.

Osservazioni Le uscite sono sincrone È possibile usare più reti fra loro connesse senza il pericolo di creare anelli di reazione che possono dare luogo a reti sequenziali asincrone Le condizioni da rispettare sui vari tempi di assestamento risultano meno stringenti La macchina di Mealy ritardata è una macchina di Moore in senso stretto Può richiedere meno stati interni della macchina di Moore A.S.E.

Flip - Flop J – K Tabella di Verità Schema logico Q Q Q Ck J K Q X 1 X 1 Q J Q Ck Q K Q Q A.S.E.

Diagramma di flusso Q Ck J K Q X 1 A.S.E. Wa 0,0 Y J, K 0,1 Q 1 Wb X 1 Q Wa 0,0 Y J, K 0,1 Q 1 Wb 1,0 A.S.E.

Tabella delle transizioni Wa 0,0 Y J, K 0,1 Q 1 Wb 1,0 J K Wp Wn 1 A.S.E.

Individuazioni delle equazioni Costruzione delle Mappe di Karnaugh J K Wp Wn Q 1 Wn J,K 0,0 0,1 1,1 1,0 1 Wp A.S.E.

Schema K D Q Ck Q J Ck A.S.E.

Flip - Flop T (TOGLE) Tabella di Verità Schema logico Q Ck T Q X 1 X 1 Q T Q Ck A.S.E.

Diagramma di flusso Wa 1 Wb Q Y Y T A.S.E.

Tabella delle transizioni Wp Wn 1 Wa 1 Wb Q Y Y T A.S.E.

Individuazioni delle equazioni Costruzione delle Mappe di Karnaugh Wn T T Wp Wn Q 1 1 Wp A.S.E.

Schema D Q Ck Q T Ck A.S.E.

Riconoscitore di sequenza Y attiva per la sequenza “0101” Valido anche per sequenze interallaciate 0 0 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 Riconoscitore di sequenza A.S.E.

Diagramma di flusso 0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 Y A.S.E. Z,W a 00 c 11 Y Y 1 1 d 10 b 01 Y Y Y 0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 A.S.E.

Tabella delle transizioni Z,W a 00 c 11 X Zp Wp Zn Wn 1 Y 1 1 d 10 b 01 Y Y A.S.E.

Individuazioni delle equazioni X Zp Wp Zn Wn Y 1 Zn Zp,Wp 00 01 11 10 1 X Y Zp,Wp Wn Zp,Wp 00 01 11 10 1 00 01 11 10 1 X X A.S.E.

Sintesi di reti sequenziali sincronizzate CONCLUSIONI Registri SISO, SIPO, PISO, PIPO Sintesi di reti sequenziali sincronizzate Macchina di Mealy Macchina di Moore Macchina di Mealy ritardata Esempi Flip – Flop J – K Flip – Flop T A.S.E.