ARCHITETTURA DEI SISTEMI ELETTRONICI

Slides:



Advertisements
Presentazioni simili
Aritmetica Binaria
Advertisements

Dalla macchina alla rete
TAV.1 Foto n.1 Foto n.2 SCALINATA DI ACCESSO ALL’EREMO DI SANTA CATERINA DEL SASSO DALLA CORTE DELLE CASCINE DEL QUIQUIO Foto n.3 Foto n.4.
Espressioni generali e MULTIPLEXER.
/ fax
Circuiti Aritmetico-Logici
Circuiti Combinatori Capitolo 3.
Architetture.
Frontespizio Economia Monetaria Anno Accademico
DISEGNO TECNICO INDUSTRIALE
Esercitazioni su circuiti combinatori
Dipartimento di Ricerca Sociale - Università del Piemonte Orientale 1 Castelli Aperti giugno 2005 Castello di Camino (AL) IL PUBBLICO DI CASTELLI.
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
Autronica LEZIONE N° 16 AUTRONICA Memorie
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
8. Reti di Code Nella maggior parte dei processi produttivi risulta troppo restrittivo considerare una sola risorsa. Esempio: linea tandem arrivi 1 v.
Corso di Informatica (Programmazione)
1 Corso di Informatica (Programmazione) Lezione 4 (24 ottobre 2008) Architettura del calcolatore: la macchina di Von Neumann.
Ufficio Studi UNIONCAMERE TOSCANA 1 Presentazione di Riccardo Perugi Ufficio Studi UNIONCAMERE TOSCANA Firenze, 19 dicembre 2000.
Realizzazione e caratterizzazione di una semplice rete neurale per la separazione di due campioni di eventi Vincenzo Izzo.
Macchine sequenziali.
Reti combinatorie: moduli di base
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Convertitore A/D e circuito S/H
UNIVERSITA’ STUDI DI ROMA “FORO ITALICO”
19 Lezione 21/5/04 Composizione dell'immagine 1 COMPOSIZIONE DELLIMMAGINE.
Aritmetica Computazionale F.Campi, A. Romani A.a
Contatore: esempio di circuito sequenziale
ARITMETICA BINARIA.
2 3 4 RISERVATEZZA INTEGRITA DISPONIBILITA 5 6.
I NUMERI IMMAGINARI X2 + 1 = 0 X2 = -1
Tesista: Daniela Di Sclafani
Addizionatori RC e CLA Università degli Studi di Salerno
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
1 Guida per linsegnamento nei corsi per il conseguimento del CERTIFICATO DI IDONEITÀ ALLA GUIDA DEL CICLOMOTORE.
Bando Arti Sceniche. Per poter procedere è indispensabile aprire il testo del Bando 2ROL - Richieste On Line.
1 Questionario di soddisfazione ATA - a. sc. 2008/09 Il questionario è stato somministrato nel mese di aprile Sono stati restituiti 29 questionari.
1101 = x 10 x 10 x x 10 x = CORRISPONDENZE
Reti combinatorie: moduli di base
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Come affrontare un problema… Marco D. Santambrogio – Ver. aggiornata al 18 Ottobre.
I dati del questionario di autovalutazione dei docenti Prime rilevazioni.
Bando di Residenza Cap Scheda ENTE 3ROL - Richieste On Line.
1 Guida per linsegnamento nei corsi per il conseguimento del CERTIFICATO DI IDONEITÀ ALLA GUIDA DEL CICLOMOTORE.
Tecnologie delle Costruzioni Aeronautiche 1 Esercitazione 3 © Goran Ivetic.
lun mar mer gio ven SAB DOM FEBBRAIO.
Reti Logiche A Lezione xx.x Dispositivi Programmabili
Architettura di una CPU
DIPARTIMENTO DI ELETTRONICA E INFORMAZIONE Come affrontare un problema… Marco D. Santambrogio – Ver. aggiornata al 21 Agosto.
Teoria dei sistemi Autore: LUCA ORRU'.
Circuiti Integrati Digitali L’ottica del progettista
IL GIOCO DEL PORTIERE CASISTICA. Caso n. 1 Il portiere nella seguente azione NON commette infrazioni.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse RichiamiRichiami.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.26.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 26 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse EsempioEsempio.
Transcript della presentazione:

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesse ALU Parte di controllo Microaddress-based Microinstruction-based A.S.E.

Richiami Macchina di Mealy ritardata Registro di stato Registro operativo Parte operativa Parte di controllo A.S.E.

Macchina di Mealy Ritardata Le uscite sono funzioni delle variabili di stato e degli ingressi, ma risultano sincronizzate Riduce il numero delle variabili di stato R R’ X1 Xn z1 sp1 sPk sn1 snk a1 an an+1 an+k zm zm+1 zm+k Ck A.S.E.

Interpretazione diversa Il registro può essere visto come più registri che svolgono funzioni diverse DR0 R C IN OUT DRn X SR Ck A.S.E.

Osservazione 2 La suddivisione dei registri è funzionale al fatto di ridurre considerevolmente gli stati interni della macchina (solo SR da luogo a variabili di stato) Anche la rete combinatoria può essere interpretata come più reti combinatorie A.S.E.

Scomposizione della “RC” DR0 Parte Operativa IN OUT DRn X C B SR Parte di Controllo Ck A.S.E.

Osservazioni La parte operativa esegue determinate operazioni sulle variabili d’ingresso, in funzione delle variabili d’uscita e delle informazioni fornite dalla parte di controllo (B) microistruzioni Genera le variabili di condizionamento (C) e le nuove uscita La parte di controllo determina i vari passi da eseguire, in funzione delle variabili di stato e delle variabili di controllo A.S.E.

Ulteriore suddivisione La parte operativa può essere ulteriormente suddivisa in due parti RC Operativa IN RC Condizionamento Parte Operativa C B A.S.E. Ck

Osservazioni La suddivisione vista è dettata da: Le reti sequenziali complesse sono difficili ad essere gestite Le funzioni della parte operativa solitamente sono. OPERAZIONI ARITMETICHE OPERAZIONI LOGICHE SHIFT MULTIPLEX Una soluzione “guidata” è solitamente più veloce e più efficiente (i criteri d’ottimizzazione sono scelti dal progettista) A.S.E.

Parte di Controllo Osservazioni La variabile B coincide con SN1 La rete può essere sintetizzata in modo classico come una macchina di MOORE SR C0 RC 1 RC 2 C1 B A.S.E.

Riconoscitore di Sequenze X DR RC 2 B RC Op Z RC 1 RC Con SR C Parte di Controllo Parte Operativa A.S.E.

Requisiti della Parte Operativa Funzioni che deve eseguire fra 2 parole di k bit Somma Differenza Negazione And Or Shift …… Possibilità di essere “PROGRAMMATA” Eventuale memorizzazione del risultato A.S.E.

Multiplex 4 a 1 4 ingressi X0, X1, X2, X3 2 segnali di controllo A, B A.S.E.

Soluzione 1 X0 X1 1 U X2 2 X3 3 A B 1 2 3 A.S.E.

Soluzione 2 X0 X1 U X2 X3 A Decoded 2 to 4 B A.S.E.

Interpretazione diversa 1 Ingressi A e B controllo X0, X1, X2, X3 A B U 1 X0 X1 1 U X2 1 X3 00 01 10 11 A Decoded 2 to 4 B A.S.E.

Interpretazione diversa 2 A e B ingressi, X0 – X3 variabili di controllo Primi 8 casi A.S.E.

Interpretazione diversa 3 A e B ingressi, X0 – X3 variabili di controllo Secondi 8 casi A.S.E.

A.S.E.

Blocco programmabile X3 X2 X1 X0 XX U B B A A X3 X2 X1 X0 A.S.E.

Carry Look - Ahead Adder - Definite le funzioni Generate Gi = Ai Bi Propagate Pi = Ai Å Bi - Risulta Somma Si = Pi Å Ci Carry Ci+1=Gi+Pi• Ci A.S.E.

Sommatore a 3 bit P G S C A R Y G E N. P G S P G S A.S.E. S2 B2 A2 S1

Osservazioni 1 Struttura modulare PROGRAMMABILE Bit di programmazione: C0 P G S Alcuni esempi Co P G S Funzione 6 8 A+B 1 9 4 A-B 2 B-A A A and B E A or B A.S.E.

Osservazioni 2 L’unità realizzata esegue sia funzioni logiche che aritmetiche ALU (Arithmetic Logic Unit) Programmabile Bit di programmazione 13 Non tutte le combinazioni hanno significato Si possono aggiungere dei MUX per instradare sia gli ingressi che l’uscita Si possono aggiungere dei registri per memorizzare i risultati Si può aggiungere uno shift register per moltiplicare o dividere per 2 A.S.E.

Parte Operativa A L U A.S.E. Shift A Shift B R0 R1 R31 MUX A MUX A MUX B Reg. A Reg. B A L U Reg. U A.S.E.

Architettura di Rete sequenziale complessa X DR RC 2 B RC Op Z RC 1 RC Con SR C Parte di Controllo Parte Operativa A.S.E.

Osservazioni La parte operativa ha una soluzione generale Rete combinatoria operativa (ALU) Rete combinatoria di condizionamento (Carry etc.) Soluzione non ottimizzata per la particolare esigenza La parte di controllo è ottimizzata Si può trovare soluzioni più generali non ottimizzate Una rete combinatoria si può sempre realizzare con una ROM A.S.E.

Parte di controllo Microaddress-based B R O M S R C A.S.E. microcodice eff microindirizzo T microindirizzo F microindirizzo C A.S.E.

Parte di controllo Microinstruction-based R O M S R B C A.S.E. microcodice eff microindirizzo T microindirizzo F microindirizzo C A.S.E.

Osservazioni Microaddress-based Microinstruction-based il registro di stato è piccolo la ROM è in serie alla parte operativa Microinstruction-based il registro di stato è grande fra ROM e parte operativa c’è il registro di stato Consente la presenza di un solo blocco di decisione fra due stati contigui A.S.E.

Osservazione sui microsalti Si NO A.S.E.

Architettura Tot. R O M B C Parte di controllo Parte operativa A.S.E. S R B Shift A Shift B MUX A MUX A MUX B R0 R1 R31 Reg. A Reg. B A L U Reg. U C Parte di controllo Parte operativa A.S.E.

Osservazioni L’architettura della parte di controllo Microinstruction-based evita di avere due reti combinatorie in cascata La parte operativa è general purpose La parte di controllo ha una architettura generale, ma è progettata per la particolare applicazione L’elemento che personalizza l’applicazione è la ROM A.S.E.

Conclusioni Reti sequenziali sincronizzate complesse ALU Parte di controllo Microaddress-based Microinstruction-based A.S.E.