ARCHITETTURA DEI SISTEMI ELETTRONICI

Slides:



Advertisements
Presentazioni simili
MULTIVIBRATORI BISTABILI
Advertisements

Fenomeni transitori: alee
Dalla macchina alla rete
Capitolo 4 Logica sequenziale
Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.
Circuiti Sequenziali Asincroni
Esempi di progetto di circuiti seq. asincroni
Esercitazioni su circuiti combinatori
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
Autronica LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.29.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 29 Riconoscitore di sequenza 1Riconoscitore di sequenza 1 Sintesi del Flip-Flop D latchSintesi.
ARCHITETTURA DEI SISTEMI ELETTRONICI
8. Reti di Code Nella maggior parte dei processi produttivi risulta troppo restrittivo considerare una sola risorsa. Esempio: linea tandem arrivi 1 v.
Flip-flop e Registri.
Reti Combinatorie: sintesi
Macchine sequenziali.
Dalla macchina alla rete: reti LLC
Macchine sequenziali.
Cos’è un problema?.
Esempi di Automi a stati Finiti
Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.
Rete Asincrona Una rete sequenziale asincrona è dotata di due ingressi E, X e di una uscita Z. L'uscita Z deve diventare 1 solamente quando durante l'ultima.
Una rete sequenziale asincrona è dotata di due
Una macchina sequenziale asincrona ha due ingressi x1, x2 e un'uscita z. Gli ingressi non cambiano mai di valore contemporaneamente. L'uscita assume il.
Diagramma degli stati che descrive il comportamento della rete.
Cassaforte Asincrona di Mealy
Contatore: esempio di circuito sequenziale
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
1 Questionario di soddisfazione ATA - a. sc. 2008/09 Il questionario è stato somministrato nel mese di aprile Sono stati restituiti 29 questionari.
Progetto Asincrono Schematico.
1101 = x 10 x 10 x x 10 x = CORRISPONDENZE
RETE ASINCRONA Una rete sequenziale asincrona prende in ingresso due segnali X2 e X1 emessi da un telecomando e, in base alle combinazioni successive di.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Una rete sequenziale asincrona è dotata di due ingressi X1, X2 e di un’uscita Z. I segnali X2 e X1 non cambiano mai di valore contemporaneamente. Il segnale.
Cassaforte asincrona II assegnamento. Descrizione Il progetto Cassaforte II assegnamento consiste in una codifica diversa delle variabili di stato. Codifica.
Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.
Una rete sequenziale asincrona ha due ingressi C,X e un’uscita Z. I segnali C,X non cambiano mai di valore contemporaneamente. Il segnale C è periodico;
Traformazioni fra Bistabili e Registri
Teoria dei sistemi Autore: LUCA ORRU'.
Rappresentazione dell’Informazione
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Contatori mediante sommatoriContatori mediante sommatori Ring CountersRing Counters Modelli di reti.
ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.
ARCHITETTURA DEI SISTEMI ELETTRONICI
Architettura degli Elaboratori 1
A.S.E.24.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 24 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.
A.S.E.23.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 23 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Tecnica di sintesiTecnica di sintesi EsempiEsempi Riduzione del numero di statiRiduzione.
A.S.E.22.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 22 Sintesi di contatore modulo 8Sintesi di contatore modulo 8 Contatori modulo 2 NContatori.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.
A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.
A.S.E.21.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 21 Flip - Flop J – K Master – SlaveFlip - Flop J – K Master – Slave Soluzione alternativaSoluzione.
A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.
Transcript della presentazione:

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 28 Sintesi di reti sequenziali asincrone Condizioni per la realizzabilità Condizioni sulle variabili Condizioni sulla rete combinatorio Macchine a Stati Finiti (FSM) Macchina di MEALY Macchina di MOORE Tecnica di sintesi Sintesi del Flip – Flop S-R A.S.E.

Richiami Definizione di rete combinatoria Definizione di rete Sequenziale Tecniche di descrizione delle reti sequenziali Flip - Flop R-S Struttura master slave Flip - Flop D latch Flip - Flop Edge triggered Flip - Flop T A.S.E.

Modello 1 di rete sequenziale X1 a1 z1 z1 Xn an zm zm s1 R’ s’1 an+1 zm+1 sk s’k an+k zm+k La rete R’ è priva di anelli, ovvero è una rete combinatoria A.S.E.

Condizioni sugli ingressi della rete R’ per il CORRETTO FUNZIONAMENTO I segnali d’ingresso xi devono essere applicati solo quando la rete è in una situazione stabile Pilotaggio in modo fondamentale Una variazione degli ingressi xi deve coinvolgere una sola variabile Pilotaggio senza transizioni multiple (vedi reti combinatorie) Una variazione degli stati interni si deve coinvolgere una sola variabile di stato Pilotaggio senza transizioni multiple sulle variabili di stato Corsa delle variabili di stato (0,0 =>1,1 0,0=>0,1=>1,1) Corsa Critica se la configurazione [0,1] delle variabili di stato da luogo a uno stato stabile A.S.E.

Condizioni sulla legge della rete R’ per il CORRETTO FUNZIONAMENTO La rete R’ deve essere priva di alee Vedi considerazioni sulle reti combinatorie La presenza di alee da luogo a configurazioni anomale e quindi stati spuri delle variabili di stato La rete R’ deve essere priva di alee ESSENZIALI La rete R’ deve presentare una nuova configurazione delle variabili di stato solo quando tutta la rete è a regime La legge della rete R’ [U = F(A)] deve essere una legge Normale Deve garantire che il tipo di reazione su tutti gli anelli di richiusura sia POSITIVA Le uscite devono essere in grado di “sostenere” gli ingressi Deve amplificare PU > PI A.S.E.

Verifica del Punto 4 (PU > PI) Caso limite Andando a vedere come è fatta la rete R La variabile “s” è solo un corto circuito x z R s x z R s A.S.E.

Verifica del punto 3 (legge normale) In un determinato istante gli ingressi hanno una certa configurazione Xj e la rete è in una condizione stabile con variabili di stati Sj, allora deve essere A.S.E.

Considerazione sul punto 2 Alee essenziali Verificare il punto 2 è complesso Osservazione Se la variabile più lenta di R impiega un tempo T* per giungere a regime Basta ritardare tutte le uscite di un tempo TD > T* R z1 DT z1 X1 a1 Xn zm DT zm an s’1 s1 R’ an+1 zm+1 DT sk an+k zm+k DT s’k A.S.E.

Teorema sulle Alee essenziali Nell’implementare una rete sequenziale asincrona è sempre possibile trovare almeno una codifica degli stati interni scegliendo la quale non si presenta il fenomeno delle alee essenziali; se la legge della rete R’ assicura che partendo da una situazione di stabilità e cambiando una variabile d’ingresso, la rete si porta in una situazione stabile nella quale si riporterebbe se fosse variato per altre due volte il valore della stessa variabile d’ingresso. A.S.E.

Macchine a stati finiti Osservazione Le reti sequenziali ammettono un numero finito di possibili configurazioni degli ingressi per “N” ingressi si hanno 2N configurazioni Le reti sequenziali ammettono un numero finito di possibili configurazioni delle variabili di stato per “K” variabili di stato si hanno 2K configurazioni In totale si hanno 2 (N+K) configurazioni possibili Quindi le reti sequenziali hanno un numero finito di possibili stati MACCHINE A STATI FINITI A.S.E.

Macchina di MEALY Le variabili d’uscita, in un determinato istante, sono funzione del valore degli ingressi e delle variabili di stato R X1 a1 z1 z1 Xn an zm s1 R’ s’1 zm an+1 zm+1 sk s’k an+k zm+k La rete R’ è una rete combinatoria A.S.E.

Macchina di MOORE Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Sono presenti due reti combinatorie A.S.E.

Osservazioni È possibile progettare una FSM sia secondo lo schema di Mealy, sia di Moore In alcuni casi la machina di Mealy può richiedere un numero minore di stati Ciò è dovuto al fatto che, con una configurazione delle variabili di stato fissa, un uscita può cambiare in funzione delle sole variabili d’ingresso A.S.E.

Tecnica di sintesi Una rete sequenziale può essere descritta tramite Grafo orientato Diagramma di flusso Primo passo Si numerano (con codice binario) gli stati in modo che da uno stato qualunque si passi ad un altro stato con la modifica di un solo bit Condizione 2 sugli ingressi della rete R’ Passo 2 Si ricava la tabella delle transizioni A.S.E.

Tabella delle transizioni Si riportano Valore degli ingressi Variabili di stato di partenza (Stato presente) Variabili di stato di arrivo (Nuovo stato) X1 … Xn Sp1 Spn Sn1 …. Snn 1 .. A.S.E.

Osservazioni La tabella di transizione è la tabella di verità della rete combinatoria CN1 Se si intende realizzare una macchina di Mealy devono essere presenti anche le uscite nella parte destra della tabella Se si intende realizzare una macchina di Moore si deve descrivere e sintetizzare anche la rete CN2 che è funzione delle sole variabili di stato A.S.E.

Sintesi del Flip – Flop S-R Wa S=0, R=0 Y S=0, R=1 S=1, R=0 Q 1 Wb A.S.E.

Grafo del Flip – Flop S - R W/Q 0/0 1/1 10 00, 10 00, 01 11 01 S R Q 1 - A.S.E.

Tabella delle transizioni Wp Wn 1 -- Wa S=0, R=0 Y S=0, R=1 S=1, R=0 Q 1 Wb A.S.E.

Verifica “legge normale” Partendo da una condizione di stabilità si deve arrivare in un’altra condizione di stabilità (magari dopo più salti) R S Wp Wn Q 1 -- A.S.E.

Verifica “alee essenziali” la legge della rete R’ deve garantire che partendo da una situazione di stabilità e cambiando una variabile d’ingresso, la rete si porta in una situazione stabile nella quale si riporterebbe se fosse variato per altre due volte il valore della stessa variabile d’ingresso R S Wp Wn Q 1 -- PARTENZA 2° Cambio 1° Cambio ARRIVO A.S.E.

Sintesi della rete combinatoria Wp Wn Q 1 -- Wa S=0, R=0 Y S=0, R=1 S=1, R=0 Q 1 Wb A.S.E.

Individuazioni delle equazioni Costruzione delle Mappe di Karnaugh R S Wp Wn Q 1 -- Wn R,S 0,0 0,1 1,1 1,0 1 -- Wp A.S.E.

Tabelle Osservazione: si ottiene subito la mappa di Karnaugh 00 01 11 RS RS 00 01 11 10 Q S0 S1 --- 1 00 01 11 10 Q 1 --- Wp A.S.E.

Schema R S Q R’ W A.S.E.

Legge non NORMALE legge normale NO!!!! R S Wp Wn Q 1 -- R S Wp Wn Q 1 1 -- R S Wp Wn Q 1 -- A.S.E.

Sintesi della legge sbagliata Costruzione delle Mappe di Karnaugh R S Wp Wn Q 1 -- Wn R,S 0,0 0,1 1,1 1,0 1 -- Wp A.S.E.

Schema Sbagliato S 1 1,0,1 R Q 0,1,0 A.S.E.

CONCLUSIONI Condizioni per la realizzabilità Condizioni sulle variabili Condizioni sulla rete combinatorio Macchine a Stati Finiti (FSM) Macchina di MEALY Macchina di MOORE Tecnica di sintesi delle reti sequenziali asincrone Sintesi del Flip – Flop S-R A.S.E.