A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.

Slides:



Advertisements
Presentazioni simili
Dall’informazione al linguaggio macchina
Advertisements

Aritmetica Binaria
Sistemi di numerazione
Circuiti Aritmetico-Logici
Rappresentazioni numeriche
Codifica dei Dati Idea: vogliamo rappresentare dati eterogenei utilizzando un linguaggio che l’elaboratore puo’ facilmente manipolare Essenzialmente vogliamo.
Circuiti Combinatori Capitolo 3.
Architetture.
Calcolatori Elettronici Parte IV
Circuiti di memorizzazione elementari: i Flip Flop
Sintesi dei circuiti sequenziali
ESEMPI DI ARCHITETTURE DI DAC
27+ 12= Risultato troppo grande = = 39 = -25 errore di overflow in binario =
Informatica 3 Codifica binaria.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Calcolatori elettronici Rappresentazione dellinformazioneRappresentazione dellinformazione.
A.S.E.9.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 9 Funzione XORFunzione XOR Enumerazione di funzioniEnumerazione di funzioni Reti logicheReti.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Esempio di minimizzazioneEsempio di minimizzazione Considerazioni su soluzioni diverseConsiderazioni.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali Tecniche di descrizioneTecniche di descrizione –Tabella.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza.
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf.
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.3.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 3 Sistema numericoSistema numerico Base 2, 3, 4, 5, 8, 10, 12, 16Base 2, 3, 4, 5, 8, 10, 12,
A.S.E.6.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 6 Complemento a MComplemento a M Rappresentazione di numeri con segnoRappresentazione di numeri.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.8.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 8 ALGEBRA BOOLEANA PostulatiPostulati Principio di dualitàPrincipio di dualità Teoremi fondamentaliTeoremi.
A.S.E.12.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Teorema di SHENNONTeorema di SHENNON Implicanti, Inclusivi, Implicanti PrincipaliImplicanti,
A.S.E.5.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 5 Rappresentazione di numeri con segnoRappresentazione di numeri con segno –Modulo e segno (MS)
ARCHITETTURA DEI SISTEMI ELETTRONICI
A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 RIEPILOGO Aritmetica in Base 2RIEPILOGO Aritmetica in Base 2 Interi assolutiInteri assoluti.
ARCHITETTURA DEI SISTEMI ELETTRONICI
ARCHITETTURA DEI SISTEMI ELETTRONICI
Corso di Informatica (Programmazione)
Corso di Informatica (Programmazione)
Settembre 2002IFTS2002 Acq. Dati Remoti: INFORMATICA 1 Rappresentazione dellinformazione (1)
PSPICE – simulazione sommatori, comparatori
Rappresentazione dei dati
Esistono 10 tipi di persone al mondo: Quelli che conoscono il codice binario & Quelli che non lo conoscono.
Rappresentazione binaria dei numeri interi senza segno.
Reti combinatorie: moduli di base
= = -11 Esempio complemento A (-6) = (-5) (-11) (6) = (-10) (-4)
Cos’è un problema?.
Aritmetica Computazionale F.Campi, A. Romani A.a
ARITMETICA BINARIA.
Acquisizione Dati Roberto Ferrari giugno 2009
Tesista: Daniela Di Sclafani
Addizionatori RC e CLA Università degli Studi di Salerno
Scheda Ente Ente Privato Ente Pubblico. 2ROL - Richieste On Line.
1 Questionario di soddisfazione ATA - a. sc. 2008/09 Il questionario è stato somministrato nel mese di aprile Sono stati restituiti 29 questionari.
CARRY LOOKAHEAD ADDER:
1101 = x 10 x 10 x x 10 x = CORRISPONDENZE
Reti combinatorie: moduli di base
Ad opera di: Matteo Donatelli e Maurizio Di Paolo Presentazione su : Elettropneumatica 1.
Pippo.
Teoria dei sistemi Autore: LUCA ORRU'.
Rappresentazione dell’Informazione
ARCHITETTURA DEI SISTEMI ELETTRONICI
1 Ripple Carry Adder generazione e propagazione del carry, evoluzione delle uscite Corso di Architetture VLSI per l’elaborazione digitale dei segnali Università.
AUTRONICA10.1 Autronica LEZIONE N° 10 Conversione da base 2 a base 8Conversione da base 2 a base 8 Conversione da base 2 a base 16Conversione da base 2.
RETI LOGICHE Daniele Manzaroli
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.14.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 14 Sommatori velociSommatori veloci Reti combinatorie frequentiReti combinatorie frequenti ComparatoriComparatori.
A.S.E.10.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 10 Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali.
Autronica LEZIONE N° 14 ALGEBRA BOOLEANA Postulati
AUTRONICA9.1 Autronica LEZIONE N° 9 Conversione da base 2 a base 8Conversione da base 2 a base 8 Conversione da base 2 a base 16Conversione da base 2 a.
A.S.E.15.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 15 Sommatori velociSommatori veloci.
Transcript della presentazione:

A.S.E.13.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 13 Fenomeni transitoriFenomeni transitori Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf Adder Full AdderFull Adder Sommatori e Sottrattori di due word di n bitSommatori e Sottrattori di due word di n bit

A.S.E.13.2 Richiami Realizzazioni diverse della stessa funzioneRealizzazioni diverse della stessa funzione Mappe di KarnaughMappe di Karnaugh ImplicantiImplicanti Implicanti principaliImplicanti principali Concetto di minimizzazione (funzione costo)Concetto di minimizzazione (funzione costo) Sintesi ottimaSintesi ottima

A.S.E.13.3 Transitori 1 Sistema idealeSistema ideale Le uscite commutano istantaneamente Nessun ritardo fra ingresso e uscita a z c b a z c b t

A.S.E.13.4 Transitori 2 Sistema realeSistema reale Le uscite commutano in ritardo a z c b a z c b t t t

A.S.E.13.5 Ritardo di propagazione t pHL e t pLHt pHL e t pLH in out t t pHL t pLH in out

A.S.E.13.6 Transitori 3 Sistema reale stilizzatoSistema reale stilizzato Le forme donda sono ideali Si conservano i ritardi a z c b a z c b t t t

A.S.E.13.7 Transizioni multiple su gli ingressi Possono dare luogo a glitchPossono dare luogo a glitch Transizione Transizione a z c b a b c z a b c z

A.S.E.13.8 Alee Statiche Transizione Transizione Alea statica di 1Alea statica di 1 a z c b a b c x x y y z

A.S.E.13.9 Correzione Aggiungere implicanti per coprire gli 1 adiacentiAggiungere implicanti per coprire gli 1 adiacenti a z c b a b c x x y y z k k

A.S.E Aritmetica binaria 1 Somma di due bitSomma di due bit x + yx + y s = Sommas = Somma c = Carry (RIPORTO)c = Carry (RIPORTO) EsempioEsempio xysc carry = 206

A.S.E Aritmetica binaria 2 Sottrazione di due bitSottrazione di due bit x -yx -y d = Differenzad = Differenza b = Borrow (Prestito)b = Borrow (Prestito) EsempioEsempio xydb borrow = 89xysc

A.S.E Half Adder Somma di due bitSomma di due bit aiaiaiai bibibibi sisisisi c i aiai bibi sisi H A aiai bibi sisi c i+1

A.S.E Full Adder 1 Somma di due bit compreso il CarrySomma di due bit compreso il Carry cicicici aiaiaiai bibibibi sisisisi c i cici sisi a i,b i cici

A.S.E Full Adder 2 Lo schema risultaLo schema risulta aiai bibi sisi c i+1 cici F A aiai bibi sisi c i+1 cici aiai bibi sisi cici F A

A.S.E Full Adder 3 cicicici aiaiaiai bibibibi sisisisi c i+ 1 aibiaibiaibiaibi a i + b i (a i + b i )c i (a i + b i )c i +a i b i

A.S.E Full Adder 4 Somma di due bit compreso il CarrySomma di due bit compreso il Carry cicicici aiaiaiai bibibibi sisisisi c i

A.S.E Full Adder 5 Full Adder realizzato con due Haslf AdderFull Adder realizzato con due Haslf Adder sisi c i+1 H A aiai bibi sisi c i+1 H A aiai bibi sisi c i+1 aiai bibi cici

A.S.E Half Subtractor Differenza fra due bit (x – y)Differenza fra due bit (x – y) xixixixi yiyiyiyi didididi b i xixi yiyi didi H S aiai bibi sisi c i+1

A.S.E Full Subcrtactor 1 Differenza fra due bit compreso il Borrow (x – y)Differenza fra due bit compreso il Borrow (x – y) bibibibi xixixixi yiyiyiyi didididi b i bibi didi x i,y i bibi

A.S.E Full Subtractor 2 Lo schema risultaLo schema risulta xixi yiyi didi b i+1 bibi F S xixi yiyi didi b i+1 bibi xixi yiyi didi bibi F S

A.S.E Sommatore a riporto seriale (Ripple-Carry Adder) Somma di due parole di 4 bit in C. 2Somma di due parole di 4 bit in C. 2 c i+1 FA cici aiai sisi bibi b0b0 a0a0 b1b1 a1a1 c i+1 FA cici aiai sisi bibi b2b2 a2a2 c i+1 FA cici aiai sisi bibi b3b3 a3a3 s0s0 s1s1 s3s3 s2s2 c4c4 c0c0 cici aiai sisi bibi c i+1

A.S.E Proprietà dello XOR Lo XOR può essere visto come un inverter programmabileLo XOR può essere visto come un inverter programmabile in S outSinout

A.S.E Considerazioni sulla sottrazione Si ricorda cheSi ricorda che Operando in complemento a 2 si haOperando in complemento a 2 si ha QuindiQuindi

A.S.E Sommatore/Sottrattore In base alle proprietà dello XOR e come si può eseguire la differenza (A – B) in C. 2 si ha:In base alle proprietà dello XOR e come si può eseguire la differenza (A – B) in C. 2 si ha: a0a0 b0b0 a1a1 b1b1 a2a2 b2b2 a3a3 b3b3 s0s0 s1s1 s3s3 s2s2 c4c4 c i+1 FA cici bibi sisi aiai c i+1 FA cici bibi sisi aiai c i+1 FA cici bibi sisi aiai c i+1 FA cici bibi sisi aiai k A–BK=1 A+Bk=0

A.S.E Conclusioni Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf Adder Full AdderFull Adder Sommatori e Sottrattori di due word di n bitSommatori e Sottrattori di due word di n bit

A.S.E Conclusioni Fenomeni transitoriFenomeni transitori Commutazioni multiple degli ingressiCommutazioni multiple degli ingressi Alee staticheAlee statiche Somma e differenza di due numeri in C2Somma e differenza di due numeri in C2 Half AdderHalf Adder Full AdderFull Adder Sommatori e Sottrattori di due word di n bitSommatori e Sottrattori di due word di n bit