Argomenti complementari Capitolo 9. Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente.

Slides:

Advertisements

Presentazioni simili

MULTIVIBRATORI BISTABILI

Advertisements

Fenomeni transitori: alee

Dalla macchina alla rete

Capitolo 4 Logica sequenziale

Introduzione ai circuiti elettronici digitali

Cassaforte asincrona SR

Cassaforte asincrona con retroazioni dei FF SR La Cassaforte asincrona è una rete che una volta ricevuti in ingresso le combinazioni , invia un.

CONTATORI CONTATORE = circuito sequenziale che conta il numero di impulsi di CK applicati al suo ingresso e fornisce un’ indicazione numerica binaria MODULO.

Circuiti Aritmetico-Logici

Circuiti Sequenziali Asincroni

Circuiti sequenziali Capitolo 5.

Circuiti sequenziali ad impulsi

Circuiti sequenziali sincroni

Esempi di progetto di circuiti seq. asincroni

Calcolatori Elettronici Parte IV

Iterazione enumerativa (for)

Circuiti di memorizzazione elementari: i Flip Flop

Bus e interconnessione fra registri

ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)

ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)

ARCHITETTURA DEI SISTEMI ELETTRONICI

fondamenti di informatica parte 4

Fond. di informatica parte 41 fondamenti di informatica parte 4 appunti per la laurea in Ingegneria Civile, Edile, Ambientale a.a di anna maria.

PSPICE – Circuiti sequenziali principali

Flip-flop e Registri.

Dalla macchina alla rete: reti LLC

Come aumentare le linee di I/O?

Fond. di informatica 1 parte 41 fondamenti di informatica parte 4 appunti per la laurea in Ingegneria Civile, Edile, Ambientale a.a di anna.

Prima e Seconda Forma Canonica

www-lia.deis.unibo.it/materiale/retilogiche

Cos’è una sequenza? Una sequenza è una successione finita di valori, dove ogni valore ha una durata prefissata e costante (T). I valori della sequenza.

Progetto RSS Creazione di una rete per gestire lo spegnimento di macchine in caso di blackout.

TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.

TIRO AL BERSAGLIO Di Ilaria Bertoletti Progetto Sincrono esame Reti logiche 30/01/13.

1 Premessa In questo progetto sono stati implementati tutti gli esercizi di Complementi di esercizi di Reti logiche. Elenco degli esercizi svolti: 1.Registro.

FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.

FlipFlop D Asincrono Il FlipFlop D è una rete sequenziale asincrona che si comporta da memoria. E' caratterizzato, nella versione più semplice, da 2 ingressi.

MACCHINE A STATI FINITI

I Flip-Flop sono dei particolari Letch, la differenza stà che nel Flip-Flop abbiamo l’impulso di clock. Infatti ad ogni impulso il Flip-Flop cambia il.

Sistemi Complessi di reti sequenziali Pipeline

Argomenti di oggi Proprietà di un trasduttore.

Esame Orale Di Reti Logiche

FGD A cognome nome matricola Totale CE 4288 AB 22 II Parziale 12 Per il II parziale considerare solo le domande su sfondo grigio Si tracci lo schema di.

I metodi F. Bombi Campi e metodi Abbiamo visto che una classe può contenere – Campi – Metodi stato I campi sono utilizzati per memorizzare.

Introduzione Il progetto Cassaforte II assegnamento consiste in una diversa codifica delle variabili di stato. Ci si chiede se questo possa influenzare.

L’azienda di packaging ‘’Choco-Pack’’ dispone di un macchinario per l'impacchettamento di cioccolatini in scatole da 8 pezzi. Per variare l'offerta sul.

Traformazioni fra Bistabili e Registri

Corso di recupero di Fondamenti di Elettronica – Università di Palermo

V.1. Considerazioni generali V.2. Flip-Flop V.3 Esempi applicativi

Analisi e Sintesi di un contatore BCD con Quartus II

ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 11 Reti sequenzialiReti sequenziali BistabileBistabile Flip - Flop S – RFlip - Flop S – R 11.1A.S.E.

ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 12 Flip - Flop S – R CloccatoFlip - Flop S – R Cloccato D LatchD Latch TemporizzazioniTemporizzazioni Durata.

LATCH. Circuiti Sequenziali I circuiti sequenziali sono circuiti in cui lo stato di uscita del sistema dipende non soltanto dallo stato di ingresso presente.

Circuiti di memorizzazione elementari: i Flip Flop

ARCHITETTURA DEI SISTEMI ELETTRONICI

Dalla macchina alla rete: reti LLC. Dalla macchina alla rete Per realizzare una macchina sequenziale è necessario –Codificare gli insiemi I,S,O con variabili.

A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Reti sequenzialiReti sequenziali –concetto di memoria –anelli di reazione EsempioEsempio.

A.S.E.18.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 18 Flip-flop S-R Master-slaveFlip-flop S-R Master-slave Flip-flop J-K Master-slaveFlip-flop.

A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Flip-Flop R-SFlip-Flop R-S Variabili di statoVariabili di stato Flip-Flop R-S con abilitazioneFlip-Flop.

A.S.E.19.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 19 Contatori Sincroni modulo “2 N ”Contatori Sincroni modulo “2 N ” Contatori sincroni modulo.

Sintesi Reti Combinatorie

A.S.E.16.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 16 Porte Tri StatePorte Tri State Reti sequenzialiReti sequenziali –concetto di memoria –anelli.

ELETTRONICA DIGITALE – circuiti sequenziali

Calcolatori Elettronici

ELETTRONICA DIGITALE – circuiti sequenziali

Modelli strutturali reti sequenziali. Il transitorio nelle reti Una rete combinatoria ideale è definita dal mapping Y=f(X) in cui X e Y sono vettori di.

Laboratorio di Architettura Degli Elaboratori1 Macchine a stati finiti – un automa di Mealy generale con 1 bit d’ingresso, 1 di uscita e 2 di stato.

Flip flop sincronizzati Spesso l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui si modificano i valori dei bit.

PLL - phase-locked loop Circuito elettrico ampiamente utilizzato nell'elettronica per le telecomunicazioni. Permette di creare un segnale la cui fase ha.

Transcript della presentazione:

Argomenti complementari Capitolo 9

Clock Skew Se vi sono dei ritardi sulla linea del clock il funzionamento del circuito potrebbe risentirne pesantemente Es: registro a scorrimento Sincronismi sui fronti di discesa 2 2 J T K Q J T K Q 1 X Clock 1 (a) T 1 T X Q 2 1 Q 2 (b)

Progetto FF Master Slave z 1 : uscita del master z 2 : uscita del slave se C=0 lo stato e stabile si puo avere commutazione solo per C=1 se J=1 e C=1 cambia stato (si attiva luscita) ulteriori variazioni su K non abbiano influenza

Progetto FF Master Slave solo quando C ritorna a 0 il segnale passa dal master allo slave variazioni su J o K non hanno effetto

Progetto FF Master Slave Dallo stato c il master si resetta quando C=1 e K=1 ulteriori variazioni su J e K non hanno effetto quando C torna a 0 luscita si propaga verso lo slave

Progetto FF Master Slave Se si vuole sincronizzare sul fronte e non sul livello del clock si deve discriminare se va a 1 prima J e poi C (ordine corretto – stato b) oppure va a 1 prima C e poi J (ordine errato –stato e … che poi riporta in a)

Progetto FF Master Slave La tavola completa risulta

Circuiti Hazard-Free Gli ingressi possono essere ingressi del circuito oppure variabili di stato Funziona come un FF tipo SR asincrono

Circuiti Hazard-Free Considerazioni Il circuito e privo di clock (asincrono) usa un FF (tipico dei circuiti sincroni o ad impulsi) Non e propriamente un circuito ad impulsi Alee Quando Yi=1 qualunque alea su S non ha effetto Potrebbe essere invece influenzato da alle su R R deriva da prodotti di variabili (privo di alee) In pratica la presenza del FF per memorizzare lo stato (sebbene asincrono) rende il circuito insensibile ad alee non essenziali.

Realizzazione del FF Master Slave Caso 1 (senza FF)

Realizzazione del FF Master Slave Caso 2 (con FF SR)

Realizzazione del FF Master Slave Caso 2 (con FF SR) Per quanto visto il circuito e privo di alee statiche e dinamiche … presiste la possibilita di unalea essenziale dovuta ad un eventuale ritardo nella propagazione del clock

Logica a 3 valori Per lanalisi di corse e alee Usa una logica a 3 valori : 0,1,X (X=sconosciuto) Es: se Y = X (sconosciuto) per quali valori di U,W Z=X ? Ovvero Z=X se W=1 e U=0

Metodo di Eichelberg Per lanalisi di corse e alee al variare di alcune variabili in ingresso Passo 1: si assegni alle var. in ingresso il valore X. Si calcolino le nuove variabili di stato e si iteri il procedimento (alcune variabili di stato potrebbero assumere il valore X) Passo 2: si assegni alle var. in ingresso il valore finale. Si calcolino le nuove variabili di stato e si iteri il procedimento. Conclusione: se tutte le variabili di stato assumono un valore definito il circuito e privo di alee. se alcune rimangono a X vi e la possibilita che vi siano alee (il funzionamento del circuito dipendera dai ritardi)

Metodo di Eichelberg Esempio: FF tipo D Per eliminale lalea Si analizzi cosa accade quando C passa da 1 a 0