Local Trigger Control Unit prototipo

Slides:



Advertisements
Presentazioni simili
STANDARD DI INTERFACCIA
Advertisements

Progetto di un lettore di Smartcard Progetto realizzato tramite rivista "Fare Elettronica.
P. L. C. (Programmable Logic Controller)
La struttura fisica e logica di un elaboratore
Relatore: Prof. Fabrizio FERRANDI
IL MICROCONTROLLORE ST6
Automazione a logica programmabile
Università degli studi di Trieste – Tesi di laurea triennale in Ingegneria elettronica PROTOCOLLO DI COMUNICAZIONE TRA PC E MICROCONTROLLORE PER UN’INTERFACCIA.
Laureando: Emanuele Viviani
Realizzazione di algoritmi video su FPGA
Università degli Studi di Trieste
Sviluppo di un’interfaccia Camera Link - FPGA
UNIVERSITA’ DEGLI STUDI DI TRIESTE FACOLTA’ DI INGEGNERIA CORSO DI LAUREA IN INGEGNERIA ELETTRONICA A.A / 2005 Tesi di Laurea Triennale SVILUPPO.
Progetto di un circuito a microcontrollore per la gestione del ricetrasmettitore impiegato nel satellite Atmocube Laureando: Stefano Punis Relatore: Prof.
Modulo 4 – terza ed ultima parte Foglio Elettronico Definire la funzionalità di un software per gestire un foglio elettronico Utilizzare le operazioni.
Realizzazione del file system
Realizzazione del file system
Architetture dei Calcolatori (Lettere j-z) Il Processore (2)
Esercizio 1 Due collegamenti in cascata, AB e BC hanno una velocità rispettivamente di 100 Mb/s e 50 Mb/s e tempi di propagazione pari a 1 ms e 1.2 ms.
Life testing di componenti fotonici. Metodologie e strumentazione.
ANALOGICO-DIGITALI (ADC) DIGITALE-ANALOGICI (DAC)
A.S.E.25.1 ARCHITETTURA DEI SISTEMI ELETTRONICI LEZIONE N° 25 Reti sequenziali sincronizzate complesseReti sequenziali sincronizzate complesse –Macchina.
Alessandra Doria III Workshop Software e Calcolo Moderno Martina Franca Ottobre 1999 La presentazione degli istogrammi nel sistema di Monitoring.
Disegno del sistema generale di trigger dellesperimento ICARUS, progettazione e realizzazione della scheda di primo livello Università degli studi Federico.
Ricostruzione e visualizzazione di raggi cosmici nei rivelatori MDT
Come aumentare le linee di I/O?
Convertitore A/D e circuito S/H
Semplice prototipo di Building Automation con una rete Ethernet
IL MODEM Che cos’è? A cosa serve? Che problemi risolve? Come comunica?
Fondamenti di elettronica
SISTEMI LINEARI TEMPO INVARIANTI SEZIONE 7
Roma 28 gennaio 2002 Beam Monitor per il TOP-Linac E. Cisbani, G. Vacca Riunione di lavoro TOP gennaio 2002 Polo Oncologico e Dermatologico I.F.O.
Tomografia al Seno con Luce di Sincrotrone
Politecnico di Torino I Facoltà di Ingegneria
Esperienze di laboratorio “leggero” in aula
Sistemi di acquisizione
Politecnico di Torino sede di Alessandria anno accademico 2000/2001 AUTOMAZIONE DI UN PROTOTIPO PER PROVE MECCANICHE DI USURA PIN on DISK Progetto e realizzazione.
MONITORAGGIO REMOTO DI UN IMPIANTO DI DEPURAZIONE
P. L. C. (Programmable Logic Controller)
L' ARCHITETTURA DI VON NEUMANN
Area di progetto: Gruppo n°4 5^BE A.S. 2012/13
TRASMISSIONE DATI CON MODEM
LabVIEW LABoratory Virtual Instrument Engeneering Workbench LabVIEW LABoratory Virtual Instrument Engeneering Workbench.
TC 8253 TIMER COUNTER Prof. Marco Solarino.
PROGETTO DI UN CIRCUITO PER L'ALIMENTAZIONE E LA PROTEZIONE
PERIFERICHE DI TIMING.
Progetto di una memoria cache per il processore DLX Andrea Grandi Filippo Malaguti Massimiliano Mattetti Gabriele Morlini Thomas Ricci Progetto di Calcolatori.
Modulo 2 - U.D. 3 - L.4 Ernesto Damiani - Sistemi di eleborazione dell'informazione.
Pippo.
STRUTTURA DELL’ELABORATORE
VHDL per FPGA Courtesy of S. Mattoccia.
Interfacciamento emissione su stampante di un dato che rappresenta una tensione acquisita da un convertitore analogico digitale decodifica e visualizzazione.
RETI DI CALCOLATORI Domande di riepilogo Prima Esercitazione.
LABVIEW Sommario Che cosa è uno strumento virtuale (VI) creato con LABVIEW Parti di un VI: pannello frontale diagramma a blocchi Confronto tra il principio.
Architettura di una CPU
INFORMATICA = INFOrmazione + autoMATICA L’informazione una delle risorse strategiche più importanti della società moderna Capacità di gestire l’informazione.
Luglio 2004Generalità Hardware1 Luglio Generalità Hardware2 MACCHINA DI VON NEUMAN (1947) BUS Processore Elaborazione Controllo Memoria Ingresso.
ADC – SCHEMA GENERALE I convertitori AD sono disponibili come circuiti integrati in diversi modelli, che differiscono fra loro per prezzo, prestazioni.
Digital Pulse Processing (DPP) in Fisica Nucleare
MICROPROCESSORI Un processore è un circuito integrato in grado di effettuare operazioni di calcolo o di elaborazione dell'informazione Il circuito contiene.
DAC A RESISTORI PESATI.
UNIVERSITÀ DEGLI STUDI DI PAVIA FACOLTA’ DI INGEGNERIA ELETTRONICA
Data Acquisition System I° Modulo(DAS) Corso di Elettronica1.
Sistema di controllo ON – OFF (1)
Conversione Analogico/Digitale Le grandezze fisiche che vogliamo misurare variano con continuità in un dato intervallo ed in funzione del tempo: sono descrivibili.
Il modello di Von Neumann
IL PLC AUTOMAZIONE INDUSTRIALE
Update su elettronica e local DAQ M. Iacovacci Incontro Referee, 21 settembre 2015.
Triggers and actions L’inizializzazione di un trigger permette di avviare delle azioni automatiche a partire da eventi significativi. Possibili azioni.
Laboratorio II, modulo Conversione Analogico/Digitale ( cfr.
Transcript della presentazione:

Local Trigger Control Unit prototipo M. Della Pietra, A. Di Cicco, P. Di Meo, G. Fiorillo, P. Parascandolo

LTCU – Prototipo: funzionalità generali CH_out 1 scheda per ognuno dei 20 Racks per camera (80 in total) dove sono cablati i piani di induzione II e collezione. Riceve in ingresso 9 + 9 32 analogiche provenienti dalle schede di front-end v791. 9 32 from v791 T1 LTCU 9 T2 TCU La LTCU discrimina i 18 ingressi rispetto a tensioni di soglia (una diversa per ognuno degli ingressi) settate da un controllore remoto. Inoltre può mascherare gli ingressi rumorosi. Da in uscita due proposte di trigger (T0 and T1), ognuna è costituita dal FastOR di 9 ingressi omologhi. Conta le proposte di Trigger di ognuno dei 18 ingressi. Può porre in uscita sul pannello frontale una delle uscite dei comparatori a scelta. Tutte le funzionalità del prototipo sono guidate da remoto via RS232.

LM6172 per pilotare le soglie di discriminazione LTCU - prototipo 18 ingressi ASum Nessun Ingresso Connettore Tensioni Oscillatore - 10 MHz LM6171 – Inseguitori di tensione LM6172 per pilotare le soglie di discriminazione TLC5628C 8bit – 8ch seriale XILINX Spartan 2 XC2S100 – 5PQ208 18 discriminatori TL711 Posteriore RS232 in\out 2 FastOR out 18x1 Mux out Controller VME in\out Anteriore

LTCU - Schema a blocchi

LTCU – Schema a blocchi della FPGA Chout 18 MUX D[8-0] T1 Interfaccia di Ingresso: Maschere & FastOR 9 T2 Read channel 9 RAM Interna Xilinx Spartan 2 Contatore di trigger D[17-9] Sync 18 18 D[17-0] Write mask Read mask Interfaccia RS_232 S_IN Time window S_OUT Read cnt SDATA Write DAC 3 Interfaccia DAC 4 Test pulse 3 SCLK

LTCU – Occupazione della FPGA Lo spazio rimanente può essere utilizzato per un ampliamento delle funzionalità della logica di gestione nella versione definitiva Occupazione 36%

LTCU – Protocollo di comunicazione (I) Protocollo per l’impostazione delle funzionalità: Write mask: 4 bytes (1 Control Word + 3 byte di dati); Read mask: 1 byte (CW) ; Write DAC: 3 bytes (1 CW + 2 byte dati); Read cnt: 2 bytes (1 CW + 1 byte dati); Time window: 1 byte (CW); Test pulse: 1 byte (CW); Read channel: 2 bytes (1 CW + 1 byte dati).

LTCU – Protocollo di comunicazione (II) WRITE_MK: maschera i canali d’ingresso. Control word byte: 00100000 READ_MK: legge quali canali sono mascherati. CW byte: 01100000 WRITE_DAC: imposta le soglie di discriminazione. CW byte: 00010000 READ_CNT: legge le proposte di trigger di un canale di ingresso dalla RAM. CW byte: 01010000 TEST_P: da un segnale di test sui canali d’ingresso. CW byte: 000010tt (i 2 bits meno significativi sono dedicati alla selezione degli ingressi da testare) T_WIN: seleziona la finestra temporale in cui eseguire i conteggi. CW byte: 000001ww (i 2 bits meno significativi sono dedicati alla selezione della finestra temporale) READ_CH: seleziona il canale da portare in uscita sul pannello frontale. CW byte: 11000000

LTCU – Software di controllo La LTCU è controllata via RS232 attraverso lo LTCU Control software sviluppato in NI Labview; Dal software di controllo possono essere governate tutte le funzionalità della scheda.

LTCU – Software di controllo: schermata di avvio Si può scegliere l’operazione da eseguire: Settare le tensioni di soglia dei discriminatori; Mascherare gli ingressi e verificare quali ingressi sono mascherati; Contare le proposte di trigger e visualizzare l’istogramma dei conteggi, la media e la deviazione standard per ogni canale; Testare il funzionamento dei discriminatori inviando impulsi di test al loro ingresso; Scegliere l’uscita dei comparatori da portare sul pannello frontale della scheda; Selezionale la porta seriale del PC sulla quale eseguire la comunicazione.

LTCU – Software di controllo: impostazione delle soglie Vengono impostate solo le soglie dei canali abilitati Oppure possono essere impostate contemporaneamente tutte le soglie allo stesso valore

LTCU – Software di controllo: impostazione delle maschere Si può scegliere da quali ingressi eliminare le maschere Si può poi verificare lo stato delle maschere All’accensione tutti canali sono mascherati

LTCU – Software di controllo: conteggio dei triggers Al temine dell’acquisizione vengono generati gli istogrammi per ciascun canale acquisito e vengono calcolate le medie e le deviazioni standard Si seleziona la finestra temporale in cui effettuare il conteggio (1s – 2s – 4s – 8s), i canali da acquisire e il numero di volte che si vuole iterare le operazioni.

LTCU – Software di controllo: impulsi di test I 18 canali di test sono stati suddivisi in quattro gruppi: Dal canale # 0 a 4 Dal canale # 5 a 8 Dal canale # 9 a 13 Dal canale # 14 a 17

LTCU – Software di controllo: selezione di un canale discriminato in uscita Si può scegliere l’uscita del comparatore da portare sul pannello frontale della scheda

Test Tutte le funzionalità della scheda sono state testate e sono funzionanti. L’algoritmo usato per il conteggio delle proposte di trigger è stato testato e risulta funzionante. I test elettrici hanno evidenziato un corretto funzionamento dello stadio analogico di ingresso con segnali di prova. Sono in corso i test sul rumore elettronico della scheda. Sono in programma i test di funzionamento su rivelatore sia sull’apparato di rivelazione del gruppo Icarus di Napoli che al CERN.

Conclusioni Il lavoro di tesi è sostanzialmente concluso. La scrittura dei primi due capitoli della tesi è terminata. I prossimi impegni sono sostenere l’ultimo esame del coso di studi e terminare la scrittura del lavoro di tesi